随着集成电路工艺的进步和器件尺寸的缩小，电路的可靠性问题已经成为了半导体行业的重大挑战。在当前的半导体工艺下，负偏压温度不稳定性(NegativeBias Temperature Instability, NBTI)是一种重要的器件退化机制，其会导致PMOS晶体管的阈值电压漂移和漏电流退化，引起数字和模拟集成电路的可靠性问题。同时，器件性能的退化会缩短器件的工作寿命，进而影响整个集成电路产品的使用期限。　　本论文着重于对电路级NBTI效应的研究，分析了NBTI效应对数字集成电路的影响，并设计了检测NBTI退化的电路。所做的工作主要包括以下几个方面:　　1.分析了NBTI效应对数字电路的影响，包括反相器和环形振荡器这两个基本单元。在NBTI效应作用下，反相器的传输延迟时间和逻辑阈值电压会产生退化。仿真分析了不同阈值退化对反相器传输延迟时间的影响，并在设计芯片上测量了不同应力条件下反相器的逻辑阈值电压随时间的变化，研究得到传输延时随阈值电压退化线性变化和逻辑阈值电压退化量跟时间成指数关系的规律，可作为实际工作中反相器单元可靠性分析的依据。环形振荡器在NBTI效应的影响下也会产生频率退化，仿真分析了不同温度和阈值电压退化下环振频率的变化情况，得到环振频率的相对退化率与阈值电压退化成线性关系，而跟温度弱相关的结论。此外，还设计了一种无PBTI(Positive Bias Temperature Instability)效应影响，统一施加NBTI应力的环形振荡器结构，可用来在加速应力实验中单独分析NBTI引起的环振性能退化。　　2.在分析NBTI效应对电路影响的基础上，设计了两种NBTI效应的检测电路，分别用于观测NBTI引起的PMOS管阈值电压退化和饱和驱动电流退化。现有的阈值电压退化测量大多利用Id-Vg方法提取阈值电压再进行计算分析，本文设计的阈值电压退化检测电路采用两个PMOS管串联，通过施加适当的偏置，可在输出端直接测量PMOS管阈值电压的退化量。该检测电路是一个简单的四端测试结构，作为一种新型NBTI阈值电压退化测试电路，其测量精度高于90％，电路设计通过了SMIC65nm的流片验证。芯片测试数据验证了NBTI所引起的阈值退化跟时间的指数关系，很好地契合了文献中提出的NBTI退化模型。饱和驱动电流检测电路的设计思路是利用电容充放电原理将漏电流的测量转化为电路振荡周期的测量。在输出端得到的振荡周期可以直接用来计算PMOS的饱和驱动电流，也可以引入后级的计数器电路将波形周期的变化转化为数字信号进行分析。该检测电路可放置于实际工作电路的周边，选取与电路工作中关键PMOS相同的器件置于被测位置，通过观测输出端的振荡周期变化来监测实际电路中关键PMOS的退化情况。　　本文设计完成的电路在SMIC公司的65nm和130nm工艺下通过流片验证，并利用探针台和Agilent4156C进行测试。在研究NBTI效应对集成电路的影响和独立设计NBTI效应检测电路的基础上，深入了解这种重要的可靠性退化机制，便于在电路设计中改善NBTI退化的影响，提高电路设计的可靠性。