论文部分内容阅读
超高清摄影摄像、虚拟现实、增强现实、自动驾驶、机器视觉等应用,对CMOS图像传感器(CMOS Image Sensor,CIS)提出更大像素分辨率、更快帧频、更宽动态范围的要求。相应要求CIS读出电路速度更快、精度更高。列读出电路是各类读出电路速度与精度的折中,适合较快速度、较高精度应用。逐次逼近寄存器型(Successive Approximation Register,SAR)模数转换器(Analog-to-digital Converter,ADC)的速度与精度适中、结构简单、功耗较小且易于在深亚微米工艺条件下设计,可以满足列读出电路速度与精度要求。但随着精度提高,为满足分辨率、匹配与采样噪声的要求,SAR ADC中电容阵列的电容数量、单位电容容值呈指数增长。为缓解电容数量过多、容值过大的问题,本论文从电路架构、失配校正与降采样噪声三方面研究相应的技术,使SAR ADC能更有效地应用到列读出电路中。针对电容数量过多的问题,本文采用了一种基于比例基准的二步式SAR ADC列读出电路。该ADC利用7位电容阵列与比例基准实现14位分辨率。该电容阵列与一对外部基准实现高7位转换;与另一对比例基准实现低7位转换。为保证比例基准的精度,提出了一种利用二步式SAR ADC构造的比例基准校正电路。为配合ADC差分输入,采用了一种单端单极性转差分双极性的相关双采样可编程增益放大器(Programmable Gain Amplifier,PGA)。通过人为设置失调电压保证读出电路在暗环境下不会因电路失配导致饱和。该列读出电路被集成到一个190行×160列像素阵列、每秒3000帧的CIS芯片上,采用180 nm CMOS工艺进行流片。测试结果表明,该ADC信噪比达到73.90 dB,CIS正常成像。在比例基准二步式SAR ADC中,减小单位电容容值会导致电容失配与比例基准误差。本文提出了一种结合冗余电容阵列与冗余比例基准的比例基准冗余二步式14位SAR ADC列读出电路。借助CIS成像后端,前台校正算法计算ADC输出的数字码密度,提取每位电容与比例基准的权重,不需要芯片内部的额外开销。通过亚二基数的冗余电容阵列与大于理论值的比例基准保证可校正性。采用了一种基于共模电压的高位电容开关切换与传统低位电容开关切换的混合开关切换方案以省去最高位电容。该ADC采用工艺最小面积MIM电容设计,采用180 nm CIS工艺进行流片。测试结果表明,校正前后ADC的INL从+21/-21 LSB减小到+2.3/-2.5 LSB,有效位从8.83位提升到11.10位。利用冗余与校正算法,可减小SAR ADC单位电容容值至接近采样kT/C噪声所要求的电容容值。为进一步减小电容容值,提出了一种由带宽切换二级放大器所构成的有源采样电路以降低采样噪声。该采样电路在保持噪声功率谱密度不变的同时减小噪声带宽,以打破基本的kT/C噪声限制。通过切换带宽以保证采样电路跟随准确度与功耗相对于传统采样电路不变。该有源采样电路被应用到单端采样电容值为132 fF的12位SAR ADC列读出电路中并采用40 nm CMOS工艺进行流片。测试结果表明,与非降噪二级放大器构成的有源采样电路相比,该SAR ADC对应的采样kT/C噪声能量下降71%。