随着多媒体技术的蓬勃发展,如何在有限的空间和带宽中存储、传输更高质量图像有了更迫切的需求。图像压缩技术对高质量图像存储与传输起着至关重要的作用,而传统的JPEG标准已经满足不了压缩图像质量的要求。JPEG2000图像压缩标准因其更高的压缩性能引起了更广泛的关注,它具备有损压缩与无损压缩、图像质量与分辨率渐进传输、支持彩色图像与黑白图像压缩等新特性,已经广泛运用于遥感图像、医疗图像以及其他领域。JPEG2000标准已成为图像压缩技术发展的必然趋势。随着半导体嵌入式处理器技术的发展,FPGA以其处理速度快,效率高等特点已经运用到军工航天以及其他领域。根据项目需求,本研究利用Xilinx系列FPGA（Field Programmable Gata Array,现场可编程逻辑门阵列）搭建JPEG2000图像压缩算法的硬件实现平台。JPEG2000图像压缩算法硬件系统实现了图像分片、二维离散小波变换、熵编码、码流组织等核心模块。本文对FPGA硬件结构进行优化处理,使用流水线结构,利用DDR外部存储器地址转换实现图像分片操作。对离散小波变换数据缓存进行优化,利用流水线及乒乓原理的硬件结构实现,利用4个RAM存储器完成二维小波变换级间数据的缓存处理。由于各码块的熵编码是独立进行的,所以对熵编码模块采用9路并行化处理策略,提高了熵编码的压缩处理效率。对MQ算术编码器,利用三级流水线的硬件结构实现了查表、索引更新与区间重整以及编码输出。本研究设计的高性能JPEG2000图像压缩算法硬件系统利用Modelsim进行仿真,验证了各功能模块的正确性。使用Xilinx K7系列芯片进行上板测试。结果表明硬件消耗172.5 BRAM资源,利用率为21.7%。实现了如下功能:支持无损与有损压缩,支持压缩比可设置,支持多种量化级数,分片大小为1024×1024,支持多种分辨率图像正确压缩,处理速率不低于130MSPS。