随着计算机和通信技术的飞速发展,数字信息的存储和交换量日益增加,对数据传输过程中的可靠性要求也越来越高。由于纠错编码可以提高数字传输的可靠性,因而一直备受关注。级联编码由于有着很强的纠错能力,所以在通信领域得到了广泛的应用。本文主要研究了由RS码、交织和卷积码组成的级联码的编译码算法及其实现。　　在第一、二章中首先介绍了课题的研究意义及其国内外的发展情况,接着对信道编码定理和差错控制理论作了概述,然后给出了本次设计级联码的编译码方案。　　在第三到第五章中我们分别对RS码、卷积码和交织器的原理做了详细的分析,并且对其编译码的实现算法进行了深入的研究,同时给出了在FPGA中硬件结构的具体实现方法和仿真结果。在本次设计中,内码卷积码采用viterbi译码,它主要由分支路径度量、加比选和幸存路径度量等几部分组成;外码RS码采用BM迭代算法,它主要由伴随式的计算、关键方程的求解、钱搜索和Forney算法等几部分组成;而交织器采用的是分组交织。