随着时代的发展,人们对频率源的需求越来越大,要求也越来越高,在日常生活中,各类电子产品都需要晶振作为频率源,而高端的应用,如卫星定位,世界时的确认中,则需要原子钟,这些频率源的精度取决于频率基准的精度。而本课题从相位延迟的角度来进行产生精确频率源探索性的研究,开展将具有准确延迟的标准尺提供的相位延迟转换为频率源的时空表电路的设计。探索一种新的频率源产生方式。基于锁相环的原理,可以将标准尺的延迟时间转换为时钟信号。我们分析了时空表电路的工作原理和稳定条件,给出各个模块的工作原理,基于Verilog-A完成了时空表的建模,对环路的关键参数进行了设计与优化,随后完成了各模块电路的设计,重点设计了四个模块:第一,在分析电荷泵非理想性的基础上,提出了缓解各种非理想性的方法,设计了一种高匹配性的电荷泵;第二,设计了一种在0~VDD范围内都能工作的压控振荡器,并且限制了压控振荡器的最大输出范围;第三,设计了一种具有高度对称性的分频器,有利于提高输出时钟的准确度;第四,设计了一种和电源上电时间无关的上电复位电路,保证了触发器初始态的准确性。本文采用SMIC 180nm CMOS工艺完成了版图的设计,核心电路的面积为255.26μm×180.22μm,加上I/O以后的版图面积为877.66μm×877.66μm,电源电压为1.8V,输出时钟周期为10.006ns,占空比为51.4%,输出时钟前仿真的抖动313.7fs,后仿真的抖动为467.8fs,结果表明,输出时钟满足技术指标的要求。