近年来,卷积神经网络（CNN）作为深度神经网络的子类得到了广泛的普及。CNN彻底改变了诸如自然语言处理,图像分类和语音识别等任务的执行。通常,CNN可以通过CPU、GPU、ASIC、FPGA等平台实现。在人工智能物联网（AIOT）设备方面的应用,对于便携性和低功耗有更高的要求,另外需要针对不同精度类型的算法模型设计不同的神经网络处理器。而论文提出了一种基于FPGA平台设计的混合精度神经网络处理器,支持不同精度需求场景下全精度神经网络模型和二值神经网络模型的切换,并满足了便携性和低功耗的需求。论文先介绍了神经网络处理器的研究背景与意义,再对该领域国内外研究历史及现状进行简要概述。随后介绍了神经网络相关的基础知识和可用于搭载神经网络的FPGA实现平台,并描述了硬件实现基本参考架构。然后,论文详细阐述了实现在本处理器上的全精度神经网络算法模型的基本架构。同时,还对二值权重神经网络算法的原理进行了介绍,为二值神经网络的训练和实现提供了理论支持。为了适用于不同精度神经网络算法模型,论文根据提出的算法模型结构设计混合精度神经网络处理器。论文提出的处理器采用了按行存储和基于“簇”读取特征图的策略,提高了数据复用性和读取效率。同时针对全精度和二值神经网络模型的两套不同权重,提出了混合精度权重存储方案,减少了权重读取时的地址访问。论文的处理器设计了两种工作模式,可利用同一处理器实现不同精度神经网络模型的切换。另外,论文提出的处理器还可以根据指令配置不同的神经网络模型结构以适用于不同应用场景。为了分析和验证设计的处理器,论文先在不同的数据集下分别训练了拥有较好准确率的全精度神经网络模型和二值神经网络模型,并给出两种精度模型的准确率以及硬件资源占用分析。再利用System Verilog语言编写脚本来模拟硬件的数据处理,测试了硬件实现的识别准确率。并且在Vivado设计套件上对处理器进行了功能仿真,与模拟硬件对比输出结果一致,验证了硬件实现的正确性。接下来在ZYNQ-7045开发板上以100MHz的时钟频率对本处理器进行了硬件实现,全精度模式下运行功耗实测为8.3W,二值模式下运行功耗实测为7.1W。最后,对论文的研究工作进行总结和展望,确定了后续工作提高和完善的方向。