论文部分内容阅读
700 V高压LDMOS（Lateral Double-diffused metal oxide semiconductor field effect transistor）因其兼容CMOS与BCD工艺,所以在AC-DC,class-D放大器,电源管理等高压电路中有广泛的应用,但是随着功率管工作时所能承受的耐压的提高,器件的比导通电阻Ron,sp也越来越高,所以高压LDMOS在电路中所产生的功耗也跟着变大,这是与我们如今低碳环保,可持续发展的口号所违背的,因此提高高压LDMOS的击穿电压同时降低比导通电阻Ron,sp一直是国内外学者们的研究热点。本文设计了一种具有超低比导通电阻的高压LDMOS,基于传统的具有均匀掺杂的N-top层的triple RESURF LDMOS基础上引入线性变掺杂技术,使得器件的电场分布更加平坦,提高了器件的击穿电压,同时由于表面的线性变掺杂的N-top层引入大量的多数载流子,增大了器件的表面电流密度,降低了器件的比导通电阻。通过仿真软件Medici仿真优化了器件的线性变掺杂的N-top层的起始掺杂浓度,线性变掺杂的浓度梯度和位置等关键参数来设计新型具有线性变掺杂N-top层的triple RESURF LDMOS结构,优化的具有线性变掺杂N-top层的triple RESURF LDMOS有847 V的高击穿电压的同时还有79.08 mΩ·cm2的比导通电阻,FOM值为9.08 MW/cm2,相比传统结构器件性能得到质的提升,最后还给出新型具有线性变掺杂N-top层的triple RESURF LDMOS制造的配套简易工艺流程。此外,本文还推导了具有均匀掺杂的N-top层的triple RESURF LDMOS不同温度下的硅极限模型,依据传统triple RESURF的比导通电阻和击穿电压的函数关系5.93×10-6×α×BVβ,当β=11/6和2时,分别根据仿真结果推导出a常温下的值和a关于温度的表达式,再将得到的β为11/6和2不同温度下的硅极限模型与实验结果进行拟合,最终β=2的不同温度下的比导通电阻和击穿电压的函数关系Ron,sp=5.93×10-6×22.54（T/300）1.478×BV2能很好地和实验结果吻合,且打破了传统的triple RESURF技术的硅极限。