模数转换器（ADC）能将现实世界的模拟信号转换成更容易处理的数字信号,这一特性使其成为了大多数电子产品中不可或缺的模块。随着5G、人工智能、物联网、汽车电子等新兴应用的发展,未来几年对于ADC芯片的需求也会持续增长。由于逐次逼近型模数转换器（SAR ADC）有着结构简单、功耗低、面积小、与数字CMOS工艺兼容的优点,所以高性能SAR ADC始终是一个研究热点。本文通过研究目前国内外高速SAR ADC的发展现状,分析了几种典型的提高SAR ADC速度的方法,在此基础上提出了一种新的结构,有效的提高了SAR ADC的转换速率。本文的主要贡献和创新点如下:1.本文首先对SAR ADC基本结构、工作原理及组成模块进行了分析,研究了包括采样保持电路、比较器和SAR控制逻辑在内的关键模块,作为高速SAR ADC的结构设计及模块选择的基础。同时分别对MOS开关管的非理想效应、电容阵列的失配、比较器的失调及DAC的建立误差进行研究,作为高速SAR ADC实际设计中考虑误差来源的理论依据。2.提出了一种采用分段转换技术和并行采样技术的新型SAR ADC结构,该结构由三个SAR ADC构成。第一级由一个5位SAR ADC完成高五位的量化,第二级由两个10位SAR ADC交替工作实现低五位的量化。由于两级之间的信息传递由数字码实现,因此本文提出的结构能够在不引入运算放大器的前提下使两级ADC并行工作,大大提高了ADC的转换速度。同时本文还在ADC中引入了冗余和直流失调校准电路对电路的非理想效应进行补偿和校准。3.对新型SAR ADC结构所引入的非理想效应进行了理论分析,包括建立误差、比较器失调失配、增益失配、时钟偏斜和采样带宽失配,分别通过MATLAB建模仿真其对ADC精度的影响。同时验证了冗余对误差的补偿作用并给出电路所能容忍的最大误差范围,用于后续电路模块设计中参数的确定。4.对SAR ADC中关键模块的电路设计进行了理论分析和参数计算,对部分电路进行蒙特卡洛仿真验证其有效性。主要内容为:根据采样带宽失配确定采样开关的最小尺寸;对比较器失调校准前后的电路进行蒙特卡洛仿真验证校准电路的有效性;计算满足10位ADC精度要求的电容失配条件下的单位电容;对电路实际采用的SAR逻辑电路及其速度控制原理进行详述;对产生采样时钟的“与”门进行蒙特卡洛仿真,验证了采样时钟下降沿的失配误差低于10位ADC精度限制的时钟偏斜误差。最终基于TSMC 28nm CMOS工艺设计并实现了一个0.9V 10位700MS/s的SAR ADC,芯片核心面积为0.0297mm~2。对电路进行测试,结果表明本文提出的SAR ADC结构在0.9V电源电压和316MHz输入信号频率下信噪失真比（SNDR）和无杂散动态范围（SFDR）分别为54.3d B和65.4d B,芯片功耗为8.2m W,品质因数FOM（figure of merit）为28-f J/conversion-step。