锁相技术由于其良好性能在航天航空、电子通信、自动化生产、原子物理等众多领域得到广泛应用。随着电子技术和当前制造工艺的不断发展,锁相环正朝着低成本、高集成度、低功耗、高工作频率和全数字化的方向发展,以此满足生产生活的更高需求。而全数字锁相环不仅克服了传统模拟锁相环中由于模拟电路导致的众多问题,并且易于集成和可移植性强,这一系列优点使国内外众多科研人员和相关公司致力于其研究。但是,全数字锁相环也存在一些缺陷问题。在输入信号进行模数转换时会不可避免地引入量化误差,这使全数字锁相环在精度上有一定限制,无法突破信号量化局限,许多科研工作者也研究通过各种方式来解决或避开这种问题。尤其对于频率近似相等或接近整数倍的参考信号和反馈信号,鉴相分辨率很低导致锁相环性能恶化,无论是传统的模拟锁相环还是后来改进的模数混合锁相环都不能很好解决这类特殊频率关系的锁相。为了解决频率近似相等或接近整数倍的两信号在锁相环设计中方案复杂且不易集成化问题和数字锁相环量化误差难以抑制困境。首先,本文通过分析模数转换器在进行模数转换过程中,发现模数转换器因受其分辨率的限制,会在每个量化台阶上形成模糊区,而在模糊区的边沿测量分辨率稳定性很高,量化误差最小,这一特性就是所谓的边沿效应。利用数字边沿效应特性设计出一种抑制模数转换量化误差的方案,采用边沿算法提取模数转换器在动态采集中的边沿数据用于后级数字鉴相。其次,在Quartus II 13.1平台上,利用Verilog HDL硬件开发语言,采取自顶而下的设计方式,对全数字锁相环的数字鉴相器、数控振荡器等模块进行设计,并完成综合逻辑布局。设计过程中利用Matlab工具辅助FPGA中的数字鉴相器设计,确定了数字鉴相器所用到的FIR滤波器系数。完成综合设计后,采用ModelSim 10.1软件进行模拟仿真实验。最后,将设计好的FPGA仿真电路移植到硬件上,并用频率稳定度和相位噪声测量仪对环路进行仪器测试及结果分析。实验表明,对于频率近似相等或接近整数倍的两信号进行锁相,该设计方案可行。环路的锁定精度得到提高,环路相位噪声低,输出频率稳定度高,且设计的新型全数字化锁相环电路具有易于集成、可移植性强、使用灵活等特性。