【摘 要】
：
传统冯诺依曼架构在数据密集型应用中会产生“存储墙”问题,进而降低系统的能效。新兴的存内计算通过在存储中完成运算解决了该问题,但传统MRAM存内计算面积开销较大且结果无法原位存储。近似计算是减少电路功耗、面积和延时的重要方法,适用于诸如图像处理和语音处理等精度要求不高的场景。MRAM的静态功耗极低,基于MRAM的近似计算可进一步降低系统的能耗和面积开销。针对传统MRAM存内计算面积开销较大的问题,本
论文部分内容阅读
传统冯诺依曼架构在数据密集型应用中会产生“存储墙”问题,进而降低系统的能效。新兴的存内计算通过在存储中完成运算解决了该问题,但传统MRAM存内计算面积开销较大且结果无法原位存储。近似计算是减少电路功耗、面积和延时的重要方法,适用于诸如图像处理和语音处理等精度要求不高的场景。MRAM的静态功耗极低,基于MRAM的近似计算可进一步降低系统的能耗和面积开销。针对传统MRAM存内计算面积开销较大的问题,本文首先利用切换自旋力矩磁随机存储器（Toggle Spin Torques-MRAM,TST-MRAM）实现位单元写入式逻辑,其次基于表决器逻辑构造了加法器、4-2压缩电路和乘法器等电路并设计相应的近似计算电路。最后对面向神经网络运算的TST-MRAM乘法阵列进行设计,并分别介绍电路各个模块的设计过程。仿真结果表明,近似全加器相比于传统CMOS和非易失近似全加器,电路面积最小。近似4-2压缩电路相较于传统4-2压缩电路,能耗和延时分别降低48.4%和50%。基于SMIC28nm工艺设计的TST-MRAM近似乘法器相较于传统CMOS乘法器,面积降低70%以上。图像经近似乘法处理后,结构相似性大于95%,峰值信噪比在30d B以上。相较于传统逻辑实现的乘法器,基于TST-MRAM的近似乘法器具有面积小和实现方式简单等优点,适用于对精度要求不高的应用程序中。
其他文献
轨至轨运算放大器（Rail-to-Rail Operational Amplifier,Rt R OP）因其接近电源电压的输入和输出信号范围,已广泛应用于通信、数模转换等众多领域的基础模拟电路之中。为运放精度和速度的需要,在低功耗约束下获得足够大的增益和带宽已成为Rt R OP设计关键而紧迫的挑战。在传统运放结构中,增益和带宽的提高通常以大的静态功耗为代价,低功耗与高速响应的相互制约关系显著增加了
GaN功率器件相对于硅基器件具有开关速度快、临界电场高等优点,被广泛应用于高频功率电子系统中。绝缘体上硅横向双扩散金属氧化物半导体器件（Silicon on insulator-lateral diffused metal oxide semiconductor,简称SOI-LDMOS）是Ga N功率器件栅极驱动芯片中电平移位电路模块中最为关键的高压器件,改善SOI-LDMOS的性能对提升Ga N
在当前社会对于充电需求越来越高的情况下,无线电能传输技术作为一种新型的能量传输方式,区别于常规的有线传输模式,避免了接口、连接线等局限性,已经被越来越多的应用于各类设备中。随着研究深入,针对无线充电系统的先进控制策略设计可以用来提升整体无线充电系统的控制性能以满足实际需求。本文给出了一款基于自适应遗传整定PID（adaptive genetic tuning PID,AGT-PID）控制算法的无线
可移动穿戴设备应用场景需要高精度、低功耗的模数转换器（Analog-to-Digital Converter,ADC）,而逐次逼近型（Successive Approximation Register,SAR）模数转换器具有结构简单、低功耗以及良好的工艺缩减性等特点优势。因此,SAR结构是一种非常好的架构方案,特别是在先进工艺下。论文设计了一款16位低功耗逐次逼近型模数转换器,采样率为100k S
近些年闪存技术迅速发展,从非易失存储NAND Flash到嵌入式多媒体存储e MMC（embedded Multi Media Card）,再到最新的通用闪存存储UFS（Universal Flash Storage）。在移动设备领域中,UFS凭借高带宽、全双工等优势得到越来越多的关注。UFS闪存的物理层采用了移动产业处理器接口联盟发布的M-PHY接口标准,用以实现UFS物理层数据传递,但是当前缺
随着低碳环保逐渐成为国际各类产业发展的趋势,国内也开始大力推广绿色照明工程,LED正踏上越来越多的舞台“发光发热”。今年4月,苹果声称要在最新款的产品中采用Mini LED屏幕,更是体现出了LED推陈出新的速度和广受欢迎的市场需求。由于LED兼具二极管与发光的特性,它的亮度与正向导通电流近似成正比,因此稳定的输出电流成为了当下LED驱动研究的热点之一。针对当前市场对LED驱动器的要求,本文提出了一
绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor,IGBT）具有低导通压降、高电流密度、高输入阻抗和宽安全工作区等优点,在电力电子领域得到了广泛的应用。沟槽栅IGBT由于其更低的导通压降与更优的开关特性,已逐渐在电机驱动系统中占据主流。然而,传统沟槽IGBT器件在高速开关过程中会带来较大的di/dt,影响器件开启时的栅控能力。本文旨在对传统沟槽IGBT器件进行
当前锂离子电池使用的商业化石墨负极的理论比容量仅为372 m Ah g-1,已无法满足社会对二次离子电池高容量的需求,因此开发更高比容量的负极材料成为了当前能源研究中的一个热点。其中,硅凭借其高达4200 mAh g-1的理论比容量成为了最具潜力的候选负极之一。然而由于嵌锂过程中高达280%～420%的体积膨胀,纯硅在电池循环充放电过程中会发生粉碎,导致快速且不可逆的容量损失,严重阻碍了其实际应用
在系统级芯片（System-on-a-Chip,SoC）中,一般采用锁相环（Phase Locked-Loop,PLL）来统一整合系统所需的各种时钟信号。时钟产生电路作为SoC的核心驱动模块,对时钟信号的输出频率范围、输出噪声性能、占空比、分相均匀性、功耗及面积都提出了严格的要求。为了满足SoC各模块的工作需求,本文设计了一种宽范围输出的低抖动多相时钟产生电路,采用电流模自适应带宽锁相环架构实现。
随着集成电路技术的不断发展,常用的工艺节点参数大小从早些年的90nm不断向着28nm及以下先进工艺节点进步,低电压设计在现有的集成电路设计中采用的也越来越多。先进工艺与低电压工作条件下,工艺参数的波动导致电路的延时呈现统计分布规律,基于精确静态时序分析（STA）方法估计的电路路径延时无法准确描述电路时序行为特征,由此提取的关键路径组将产生较大的误差。因此本论文研究先进工艺低电压下,考虑工艺参数波动