随着时代的进步以及电子技术的高速发展，视讯通信对视频的传输速度和播放质量的要求也在不断提升，在已有的视频编码标准中，新一代视频编码标准H.264/AVC因其具有优异的解压缩功能和良好的网络亲和性而受到欢迎。但H.264在获得优越性能的同时，也进一步增加了其算法复杂度，实验表明，同H.263解码算法相比较，H.264解码算法的复杂度为其2.5倍，同MPEG-2比较，大约是其2-3倍。这种情况下，处理器的计算能力和解码速度成为了视频编解码应用的瓶颈。本文在FPGA硬件平台上，对H.264解码算法进行了研究和实现。本文介绍了H.264视频编解码器的实现结构，深入分析了H.264改进的关键技术和算法，给出了基于FPGA的H.264解码核硬件实现方案。详细分析了句法预测模块、反量化、逆DCT以及帧内预测模块的算法特点，给出了每个模块的具体实现结构；并引入流水线、并行处理和状态机处理方法来提高处理速度，实现了解码结构上的优化和系统工作效率的提高。并针对H.264中引入的自适应可变长熵解码，在降低数据间冗余信息和提高解码效率的同时，增加CAVLC解码算法复杂度的问题，提出了一种快速有效的改进分组-二叉树法，对熵解码CAVLC查表方案进行优化。在Altera公司的EP2S60F672C5ES FPGA平台上，对整个解码算法实现并进行功能性的验证，可以顺利的通过，从最终的验证结果可以看出，本文提出的H.264解码算法是正确和有效的，不但有节省硬件资源和较快解码速度的优点，而且便于不同系统间的移植以及实用功能的扩展。如果能够进一步对该H.264硬件解码核进行优化和改进，可将其封装成一个基于VHDL语言的硬件解码芯片，将会具有很好的实用价值和市场前景。