随着信息系统智能化时代的到来,以嵌入式系统为载体的物联网、车联网、人工智能、云计算、电子支付等越来越多的智能系统进入人们的生活并极大的改善人们的生活质量。然而随着嵌入式系统的推广应用,其安全性也受到越来越多的威胁,现阶段嵌入式系统芯片安全面临着最新的威胁有如:旁路攻击、故障注入、硬件木马等。为了确保智能系统和个人信息的机密性和完整性,必须实施信息加密。基于软件的加密方式面临着容易被攻击和破解的风险,已经越来越不能满足当前信息系统安全的需求。基于集成电路的硬件系统一般利用其物理的随机性产生密钥的加密方式,由于其具有很强的防破解能力,因此受到国内外学术、产业界的广泛关注。作为必不可少的硬件加密原语,真随机数发生器（TRNG）和物理不可克隆函数（PUF）已成为当前研究热点与两种重要的硬件安全技术。本文的主要工作致力于解决现有的TRNG设计方案存在的熵源提取精度不高、面积开销大以及鲁棒性弱的问题,现有的PUF设计方案存在的资源开销大和可靠性低以及TRNG和PUF独立化设计所造成的通用性不强问题。具体来说,本文的主要研究内容和创新点如下:（1）通过对传统TRNG的分析,针对目前数字型TRNG研究较为广泛,但普遍存在熵源提取精度不高、获取的序列随机性较差、鲁棒性较弱的问题。本文提出了一种具有粗、细精度的游标采集技术方案,实现了高随机性、高吞吐量的全数字TRNG的设计。（2）针对目前的TRNG存在面积开销大,抗温度、电压、工艺变化的能力弱等问题,现有的研究往往只能通过后处理的方式来解决,但是这样会造成设计复杂度的提高。本文在不增加硬件资源开销或不降低吞吐量情况下来改善随机比特流的统计特性,通过提高单个熵提取的准确性,从而有效地从时间抖动中提取熵,最终实现了一种紧凑型、强鲁棒性、高吞吐量的TRNG设计。（3）针对现有的PUF可靠性低和面积开销大的问题,本文通过对SRAM型FPGA内部资源结构的深入研究,提出了一种轻量级的重配置异或门RO PUF的设计方案,并实现了一种高鲁棒性的可配置RO PUF的电路设计。（4）针对目前TRNG和PUF熵源通用性设计较少的问题,本文对熵源特性进行了分析与研究,提出了一种可扩展混合熵分离设计结构,解决了PUF和TRNG设计通用性差的问题。其利用FPGA平台设计并实现了从原始PUF阵列中分离出更稳定性的PUF响应对并获得了良好的真随机数比特流。集成电路硬件安全问题的研究与解决,是目前集成电路信息安全保护的关键问题之一,本文基于SRAM型FPGA研究并设计了相关PUF和TRNG电路,具有面积开销小、成本低、鲁棒性高等特点,为集成电路系统的安全性提供了较为重要的解决方案。