随着半导体技术与计算机技术的发展,音视频产品数字化,高清晰度化成为未来消费类电子发展的大趋势,高清晰数字电视(High Definition Television)成为当前数字电视产业的发展趋势和研究热点。在现阶段,用于HDTV视频压缩编码的最新标准主要有H.264/AVC和AVS,它们都采用基于块的整数变换、量化和运动补偿技术,不可避免的会引入块效应,严重影响了图像的主观质量和编码效率。所以在这两款标准中都采用环路滤波作为后处理技术来去除块效应。 在仔细分析H.264/AVC和AVS环路滤波算法的基础上,本文提出有效的结构来实现两者的去块效应环路滤波。由于这是一种自适应的环路滤波,其自适应性分别体现在块边界级(Edge-Level)、条带级(Slice-Level)、像素级(Sample-Level),导致环路滤波速度缓慢。本文的设计着重从多个层次利用并行处理技术来提高环路滤波的速度,包括流水线设计、数据流驱动控制策略以及算法并行性设计。 作为多模视频解码芯片的子模块,本文的设计支持H.264/AVC和AVS两款视频编解码标准的复用,这种可重用设计节省了硬件资源。另外,通过适当的数据存储和调度使得水平边界滤波和垂直边界滤波复用一个一维滤波器,也降低了资源开销。 仿真结果表明本文的设计可以实时的进行H.264/AVC和AVS的高清图像去块效应环路滤波。 论文的内容安排如下:第一章简要介绍视频压缩的基本概念以及视频编解码的基本技术,包括熵编码、运动补偿和后处理技术等;第二章阐述H.264/AVC和AVS标准中的去块效应环路滤波;第三章基于两款视频编解码标准中去块效应环路滤波算法的异同,提出一种有效的复用设计;第四章基于复用设计思想,提出了一种支持复用的去块效应环路滤波的硬件实现结构,并深入探讨和分析了并行处理策略以及其在本设计中的应用:第五章给出用Verilog HDL实现复用设计后的仿真和综合结果;第六章给出结论。