论文部分内容阅读
随着现代数字通信的进一步发展，LDPC码凭借其优异的纠错性能得到了工业界和学术界的高度关注。WiMax、IEEE802.11n、WPAN以及10GBase-T等数字通信标准都采用了LDPC码。另一方面，随着技术的发展，非二进制LDPC码也得到了广泛的研究。本文致力于现代数字通信标准中LDPC解码器设计研究和适用于非二进制LDPC码的高效解码器架构研究。
论文在详细分析多种通信标准中所使用LDPC码校验矩阵结构的基础上，研究相应的高效的解码器结构。我们给出了符合WPAN标准以及10GBase-T标准的LDPC解码器设计实例，分别以320K和820K标准门代价实现了3.6Gb/s和10Gb/s的数据吞吐率。此外，现代数字通信往往需要所使用的LDPC解码器支持多种不同码长和码率的码，这给灵活性LDPC解码器的数据交换模块设计带来了一定的挑战。论文提出了一种数据交换模块的高效VLSI结构，同时给出了适用于WiMax标准的设计实例，该方案在同类设计中具有一定的优势。
非二进制LDPC码在中等和短码长的情况下优于传统的二进制LDPC码，但由于其解码算法的高度复杂性，非二进制LDPC码的实际应用受到了很大的限制。本文基于Min-Max解码算法，提出了一种高效的校验节点处理算法以及相应的高效VLSI结构。
最后，论文讨论了适用于非二进制QC-LDPC码的高效解码器结构，提出了全新的校验节点处理和参数节点处理单元结构。我们给出了码长为620，码率为1/2，基于GF(32)的非二进制QC-LDPC码解码器的设计实例，实现了60Mb/s的吞吐率。论文提出的解码器结构在同类设计中具有一定的竞争力。