功率MOS器件因其具有开关损耗小,驱动电路简单,易集成等优点被广泛用于功率集成电路中,其主要研究方向为实现器件的高功率与低损耗。作为功率半导体器件的核心元件,功率MOS器件自身存在的固有约束关系,即比导通电阻(Specific On-Resistance,Ron,sp)正比于击穿电压(Breakdown Voltage,BV)2.5次方的关系,这种关系限制了 MOS器件的高功率发展。特别地,在高频应用领域,低压器件栅漏电荷(Gate-Drain Charge,Qgd)的增加对开关速率的影响较大,导致功率MOS器件低损耗发展受到限制。本文结合分离栅技术提出了两种新型分离保护栅低功耗MOS器件,这两种新结构器件在维持低功耗的同时也显著地提升了器件的功率,使得器件性能得以改善,并且结合两种新型结构特点对器件的工艺制备流程与版图设计进行详细分析,本文具体研究如下:(1)提出一种具有分离栅的超低比导LDMOS器件(Stepped Split protection gate L-Trench SOI LDMOS,SSGLTLDMOS),其结构特征为:阶梯分离保护栅和L型槽,阶梯分离保护栅位于器件的右侧,分为两段阶梯分离保护栅,其中第一阶梯分离保护栅和第二阶梯分离保护栅均与源极相连。首先,阶梯分离保护栅相当于纵向阶梯场板,优化了介质槽的耐压能力,调节器件纵向耐压,并调制器件表面电场;附着在L型槽和BOX界面电离电荷和反型电荷改善了器件的横向电场与纵向电场,进而改善了器件的整体击穿电压。其次,阶梯分离保护栅增大对漂移区的耗尽,使得漂移区掺杂浓度得到优化,降低器件的比导通电阻;且L型槽在保持高耐压的同时极大地缩短了漂移区长度,进一步地改善器件的比导通电阻;最后,阶梯分离保护栅减少了栅极与漏极的交叠,且对栅漏电容起到了屏蔽的作用,因此器件的动态损耗降低,进而实现了器件的低功耗。与常规结构相比,SSG LT LDMOS 的 BV、Ron,sp 以及 Qgd 分别改善了 13.7%、77%和 29%,而与深槽栅结构相比,SSG LT LDMOS的Qgd下降了 90.1%。(2)在 SSG LT LDMOS 的基础上引入了横向场板(Lateral field plate,LFP)与高浓度掺杂N+条,提出一种具有超低功耗的分离栅LDMOS器件(Stepped Split protection gate L-Trench SOI LDMOS with Lateral field plate,SSG LT-LFP LDMOS),其在维持较低栅漏电荷的前提下,进一步地缓解了器件的“硅极限”关系。在反向截止状态下,由于横向场板与阶梯分离保护栅的共同作用,辅助耗尽漂移区,增加漂移区的掺杂浓度,同时也使得器件的比导通电阻得到改善;此外横向场板有益于优化漂移区电场分布,进一步地改善器件的击穿电压。在正向导通的状态下,高浓度掺杂N+条的引入构成了低阻通路,有效地降低了器件的比导通电阻。最终该器件实现了击穿电压与比导通电阻良好折中的效果,改善了器件的耐压特性与导通特性。与SSGLTLDMOS相比,SSGLT-LFPLDMOS的功率优值(FOM1=BV2/Ron,sp)增加了 52%,Ron,sp仅为0.317 mΩ·m2,损耗优值(FOM2=Ron,sp×Qgd)为 11.98 nC·mΩ。