随着全球导航卫星系统的日趋完善,通信系统不仅要求较高的可靠性,而且在有效性方面的需求也逐渐苛刻。低密度奇偶校验码LDPC(Low-Density Parity-Check)码作为第三代前向纠错技术(FEC)的代表,大规模用于卫星通信领域,其误码性能逼近香农极限,编译码算法灵活且均可完成并行操作,硬件实现简单易行,成为目前研究和应用的热点。对于大多导航信号而言,传输距离较远导致信号落地时的功耗较大,且受复杂的自然噪声干扰严重,使得导航电文不能正常解调。因此,为适应恶劣多变的环境,通常采用纠错编码的方式来设计导航电文,有效地提高了编码增益,从而提升解调性能。北斗卫星导航系统(Bei Dou Navigation Satellite System,BDS)中导航电文采用多进制LDPC编码,精准且高效地提供了一种性能更高的LDPC译码器以满足用户的需求。首先对三种经典的译码算法进行分析及比较,针对经典算法计算量大、硬件实现较困难等不足提出一种基于最小和译码算法改进的扩展最小和译码算法。在对扩展最小和译码算法理论研究的基础上,使用Python对该算法的设计流程进行仿真测试,确定了相关的译码参数并验证了该算法的译码性能。硬件实现方面,采用可扩展异构处理芯片Zynq7100作为硬件实现平台,探究了译码器的软硬协同设计思路与方案。之后,详细地梳理了软件控制流程及译码器各个核心模块并重点阐释了各模块的构造原理。最后,在Vivado2019.1的开发环境下,明确各个功能模块的设计逻辑,并使用Verilog HDL硬件描述语言对其进行电路描述,同时,采用C语言对软件进行设计,再利用仿真文件对各模块进行功能验证,使结果满足译码要求。