Si MOS器件是集成电路中非常重要的元件,随着电路集成度不断提高,要求器件的特征尺寸越来越小,传统SiO₂栅介质层相应地减薄到几个原子层的厚度,这将导致一系列问题的出现,如栅漏电流急剧增加,器件的可靠性降低等。在此背景下,高K材料代替SiO₂作为栅介质层成为重要的解决方案之一。在众多的高K材料中,Y₂O₃是具有前景的高K材料之一,其具有较大的禁带宽度（⁵.6eV）,相对介电常数为15左右,化学性质稳定,与Si具有较大的能带带偏及良好的热稳定性和晶格匹配。本文基于磁控溅射制备Y₂O₃薄膜的方法,采取不同的淀积和退火条件,在P型Si衬底上制备了8组不同的Y₂O₃/Si MOS电容样品。光谱椭偏仪测试结果表明,各样品的Y₂O₃介质层厚度约为9nm。XPS分析表明,在Y₂O₃/Si界面处,Si存在Si^*、Si¹⁺、Si³⁺和Si⁴⁺多种化学价态的部分或全部,Y主要以钇硅化物的形式存在,O主要以Y-O-Si的价键形式存在。相比于常温淀积Y₂O₃的样品,对于衬底加热淀积Y₂O₃以及Y₂O₃进行高温后退火的样品,其衬底Si原子与Y₂O₃介质层原子在界面处的扩散增强。能带结构分析表明,Y₂O₃与Si衬底的导带带偏ΔEc和价带带偏ΔEv分别为2.7eV和2.4eV。C-V和I-V测试及分析结果表明,常温下淀积Y₂O₃介质层的MOS电容,其平带电压Vfb和迟滞电压Vhy分别为-3.07V和0.53V,表明C-V曲线负向漂移和迟滞较大,这主要是Y₂O₃介质层中较多的固定氧化层电荷Qf和氧化层陷阱电荷Q_ot引起的;同时其界面态密度较大,介质层的介电常数仅为6.1,整体分析表明该样品的介质层质量和电容特性较差。对于常温淀积Y₂O₃过程中通入4%O₂的样品,其平带电压负向漂移和迟滞电压分别减少了0.53V和0.19V,说明Y₂O₃淀积过程中通入少量O₂能减少介质层中的固定氧化层电荷Qf和氧化层陷阱电荷Q_ot;另一方面,介质层的介电常数没有提高,漏电特性也几乎没有改善。对于Y₂O₃淀积过程中对衬底进行300℃、500℃加热的样品,其迟滞电压Vhy分别减小了0.34V和0.45V,说明该样品的氧化层陷阱电荷Q_ot减小,同时其栅漏电流也明显减小;但其介质层的介电常数分别为7.1和6.4,其值没有明显提高。Y₂O₃介质层进行400℃、500℃、600℃高温退火的样品,其相对介电常数分别为:11.7、10.1、10.7,其值有了明显提高,介质层质量和电容特性明显改善;同时样品的固定氧化层电荷密度、氧化层陷阱电荷密度、界面态密度和栅漏电流随着退火温度的升高而减小,MOS电容特性随着退火温度的升高而更明显改善。Y₂O₃/Si MOS电容的栅漏电流机制分析表明,施加负栅压时,在低、中、高电压范围对应的漏电流机制分别为:肖特基发射、F-P发射、F-N隧穿,其中F-P发射对应的电压范围较大,主要是由介质层中存在的氧化层陷阱电荷引起的。