近十几年来,卷积神经网络得到了飞速的发展,被广泛应用于图像分类、模式识别、多目标检测等领域。随着应用的扩展,对卷积神经网络的运行速度也提出了更高的要求。硬件加速器是提高卷积神经网络运算速度的主要技术手段。面对不同应用场景,卷积神经网络的结构也不同,因此面向不同卷积神经网络结构的可重构硬件加速器相比于传统的不可重构硬件加速器更具有市场价值。卷积神经网络硬件加速的核心策略是运算并行,本文通过在层内、层间、通道间增加运算单元的方式,同时实现多种并行。大量的并行策略提升了加速器对数据传输的要求,因此外部DDR带宽以及片上存储需求便成为限制运算速度的首要因素。为解决带宽及片上存储资源问题,本文提出了分布式存储架构,对片上存储资源进行分区,设计输入缓存、临时缓存、输出缓存。其中临时缓存对卷积计算的中间数据进行分布缓存存储,避免先写入DDR后再从DDR读取数据所引起的DDR带宽不足问题,当输入、输出缓存合理配合时,可以使得DDR接口不空闲,最大程度上利用DDR带宽资源。其次提出对较大输入特征图进行分块卷积,以减少对片上缓存资源的需求。可重构硬件系统通过指令程序控制运算过程以实现重构卷积神经网络。从重构规模上看,细粒度指令集虽然能使重构过程更灵活,但会影响卷积网络的吞吐率。因此本文设计了一套粗粒度可重构指令集,用来控制硬件重构各种卷积神经网络。在加速器设计中,固化卷积核大小的方式会影响重构后网络的性能。为了便于加速器的扩展与移植,本文采用参数化的方法固化卷积核,以便系统的移植。本文应用分布式存储架构、可重构卷积网络的指令集完成了通用可重构卷积神经网络硬件加速器的设计;并通过现场可编程门阵列进行验证,基于通用可重构卷积神经网络硬件加速器,重构了 LeNet,AlexNet,VGG16,ResNet四种卷积神经网络。最终实验结果表明,本文采用的分块卷积策略,大幅减少了片上存储资源的使用;分布式存储在保证了并行性的同时,也使得网络性能得到了保证。