近年来芯片制造工艺不断演进,相应的芯片制造成本也在不断提高,因而需要在芯片制造前对其进行充分的验证,确保芯片设计的可靠性。而卷积神经网络加速器芯片设计高度复杂且处理数据规模庞大的特性,对芯片验证工作提出了更高的要求,需要采用更加先进的验证方法学开展工作。由于UVM验证方法学标准化的结构和可移植性强的特点,本文基于UVM验证方法学开展针对卷积神经网络加速器芯片的验证技术研究,提出一种面向卷积神经网络加速器芯片的UVM验证方案,完成自下而上的层次化验证平台设计,同时提出一种验证自动化方案,实现了芯片测试向量生成和覆盖率收敛的自动化。本文基于该验证平台设置完备的测试向量集,通过自动回归测试完成覆盖率收敛,在不同层次对芯片所有工作场景进行充分验证,同时验证平台可以快速定位错误并辅助调试,大大提高调试效率,确保芯片功能完整可靠。论文主要工作和创新点如下:1.针对加速器芯片复杂的芯片架构,本文设计了一个自下而上多层次的验证架构,实现了更细粒度的芯片验证,层次化的验证平台可以更加精确的定位到芯片内部的错误,提高错误调试效率,加速验证迭代过程,有效缩短验证周期;2.针对加速器芯片内部各计算模块高度相似的数据流和控制流,本文通过抽象其共性,设计了一个动态可配置的模块级别的验证平台,该平台可以通过简单重配置灵活适应多个子模块的验证需求,有效减少搭建验证环境的工作量;3.针对加速器芯片算法复杂,难以使用传统验证语言实现的特点,本文设计了一种高度去耦合的芯片验证架构,通过将参考模型完全独立并以文本为通信接口,实现了参考模型灵活切换且实现方式不再受验证语言约束,极大提升了参考模型开发的灵活性;4.针对加速器芯片验证需要进行诸如运行随机回归测试完成覆盖率收敛和处理算法数据生成芯片测试向量等操作繁琐且需要大量重复的工作,本文设计了一种验证流程自动化的方法,完成了覆盖率收敛和测试向量生成的自动化,保障了验证工作准确性的同时验证效率也得到了极大的提升。本文通过层次化验证平台对芯片和其子模块进行了充分的验证并对设计中的错误进行辅助调试纠错,同时本文在确保验证完备的基础上从验证环境实现、仿真时间、流程自动化三个方向最大程度优化验证周期,提高验证效率。最终芯片仿真通过自动的覆盖率收敛达到所有功能覆盖率达到100%且代码覆盖率达到95%以上的指标,确保了芯片功能的正确性和完备性,最大程度的规避流片失败风险。