论文部分内容阅读
高速并行ADC被广泛应用于通讯系统、数字视频、磁盘读写等领域,它作为数字信号和模拟信号之间的接口有着不可替代的作用.随着目前SoC技术迅速发展,嵌入式ADC成为最重要的IP核之一.在通讯或图象处理系统中需要的极高速、中低精度的嵌入式ADC由于存在数字CMOS工艺兼容性、功耗和面积限制、噪声问题等设计难题而成为目前研究热点.该研究针对上述研究领域和研究难点在T/H电路、低功耗高速比较器、编码器等设计中取得创新性研究成果,在高速并行ADC系统设计方面提出功耗、速度与精度之间的折衷分配方案,并对电流模电路在ADC中的应用进行探索和总结.