论文部分内容阅读
SOI(Silicom On Insulator)高压集成电路(High Voltage Intergrated Circuit,HVIC)因其隔离性能好、速度快、低功耗、抗辐照和便于高低压工艺集成等优点,已成为功率集成电路的重要发展方向。作为SOI HVIC的核心器件,SOI横向高压器件较低的纵向击穿电压限制了其在高压功率集成电路中的应用。为此,国内外众多学者提出了一系列新结构以提高其纵向耐压。本文提出一种线性变掺杂薄层SOI高压器件结构,其中SiO2埋层厚度为3μm,顶硅层厚度为1.5μm,沟道长度为3μm。漂移区通过LOCOS技术氧化减薄到0.3μm,这样当器件耐压时,纵向的电离积分路径很短,载流子在如此短的路径上难以被加速到碰撞电离所需的能量,因此提高了临界击穿电场和纵向耐压。此外,漂移区采取线性变掺杂,掺杂浓度自阱区到漏极方向逐渐增大,很好地优化了横向电场分布。栅电极延伸至LOCOS氧化层的上表面,一方面可以调节电场分布,另一方面开态时,栅电极吸引电子,在漂移区表面形成积累层,改善导通特性。此外,器件的源极金属也可以根据需要构成源场板,与衬底从两个方向上共同耗尽漂移区,实现双倍于普通结构的漂移区掺杂,这大大降低了器件的导通电阻;与栅极金属一起构成二阶场板也为提高耐压提供了灵活性。利用Medici软件对该器件的漂移区长度和浓度梯度、漂移区厚度、源极场板和栅极场板的位置以及P阱浓度进行了仿真和优化。漂移区长度50μm,浓度梯度3.6×1015cm-3/μm,引入源极场板和栅极场板的SOI LDMOS器件,击穿电压可以达到680V,比导通电阻为62.4m?·cm-2,较引入场板前下降了35%。栅极场板还较好地消除了Kink效应,使输出曲线更加平坦。在理论分析和器件仿真的基础上,开发了基于SOI的高低压兼容工艺,并对所设计的器件进行了Tsuprem4工艺验证和版图设计,给出了关键工序的具体步骤和掩膜定义。