随着5G技术的到来,信号处理技术迅速发展,模数转换器(ADC)作为信号处理的重要组成单元,受到了广泛的关注。目前,ADC的发展趋势为高速、高精度、低功耗。其中Sigma-Delta ADC由于其独特的工作原理,被广泛的应用于音频、生物、压力传感器等高精度产品中。与连续时间Sigma-Delta调制器相比,离散时间对失配的敏感度低,通常用于低频应用。因此结合传感器的应用背景,本文致力于研究低功耗高精度Sigma-Delta调制器,选择20KHz信号带宽,100dB性噪失真比作为离散时间Sigma-Delta调制器的设计目标。为了降低调制器的功耗,选择了SAR ADC量化型的离散时间Sigma-Delta调制器。本设计首先根据设计指标,通过计算确定了调制器阶数与结构。随后通过Simulink模型,计算出调制器的噪声传递函数,并确定积分增益系数与前馈系数之间的关系,通过系数缩放,将调制器系数映射到电路级设计中。本文采用前馈MASH结构实现4阶Sigma-Delta调制器的性能,保证了调制器稳定性。通过对比不同4阶MASH结构,调制器选择了MASH 2-2结构实现。随后对调制器中的非理想因素进行了Simulink建模分析,得到了带非理想因素的调制器FFT结果。基于非理想调制器建模,对调制器进行电路级设计,主要有积分器、比较器、时钟产生电路,多位量化器、DWA电路等模块的设计与优化。采用4位SAR ADC作为量化器,对SAR ADC的开关时序、栅压自举开关、单位电容选取、比较器、SAR控制逻辑等着重进行了分析与讨论。为了消除多位DAC引入的失配,在SAR量化器后接DWA电路,通过轮转选取DAC单元,达到大数据情况下的失配平均,保证了调制器性能。采用SMIC 0.18mm工艺完成了SAR量化MASH 2-2结构离散时间Sigma-Delta调制器设计,前仿真得在目标带宽下,SNDR为109.6dB,有效位数为17.92位,功耗为4.63m W,满足设计目标。通过MATLAB中Simulink建模对调制器的数字消除逻辑以及数字抽取滤波器进行了建模设计与分析。数字消除逻辑基于MASH结构调制器原理,准确设计消除模块及其系数,使最终输出仅包含最后一级子调制器量化噪声。数字抽取滤波器采用CIC滤波器,CIC补偿滤波器和半带滤波器级联结构,实现了32倍抽取,降低了设计成本。CIC滤波器由于其结构简单系数单一,用于第一级实现大抽取率。第二级采用CIC补偿滤波器补偿CIC滤波器1.1dB的通带滚降,补偿后通带滚降小于0.01dB,同时进行2倍抽取。最后用半带滤波器实现2倍抽取和滤波。对系统级设计进行FFT分析,结果表明,数字抽取滤波器的输入频率为4MHz,经过三级滤波器后,输出频率为125KHz,过渡带带宽为85KHz,通带滚降限制在0.01dB以内,有效位数为17.67位,满足设计目标。