时钟恢复电路在通讯系统中扮演着重要角色，它从接收信号中提取出时钟信息，同时调整好相位，以确保数据转换电路的正确采样，因此它的性能直接影响了接收机的误码率。 本文从时钟恢复的基本原理出发，比较了包括数字时钟恢复、DLL时钟恢复、D/PLL时钟恢复以及反馈时钟恢复在内的多种方案，最后采用基于Hogge鉴相器的三阶锁相环时钟恢复方案。通过采用双环结构，该方案有效地消除了时钟恢复系统中通常存在的捕获范围问题；同时，通过对环路参数的优化以及对环路中振荡器压控增益的降低，时钟恢复电路在获得较低抖动的条件下实现了片内集成。 本设计采用0.25um四层金属标准CMOS工艺，完成了时钟恢复电路的系统设计、电路设计和版图设计，有效芯片面积约为0.15mm2，功耗仅10mW，远低于文献上介绍的同类时钟恢复电路。在各种工艺角、温度以及供电电源条件下的仿真结果均表明，本电路能够准确恢复出接收信号的时钟信息，其相位偏差小于200ps，时钟抖动的峰峰值小于150ps。