随着多核处理器规模的增加,对片上缓存容量的需求越来越大,传统存储器面临着存储密度低和静态功耗高等问题日益严峻。新型非易失性存储器(Non-volatile Memory,NVM)具有非易失性、近零静态功耗和高存储密度等优良特性,其为片上缓存设计提供了新的思路,但其也存在写延时大、写功耗大等不足。因而,构建基于NVM和SRAM的混合缓存架构是一种更为合理的多核处理器缓存设计方法。论文针对基于NVM的三维多核处理器混合缓存架构设计展开研究。论文首先基于gem5、NVSim和McPAT模拟器搭建了面向混合缓存三维多核处理器的仿真平台,并对新型NVM与传统存储器特性进行了分析比较,确定了基于新型非易失性存储器STT-RAM和传统SRAM作为片上混合缓存Cache的设计思路。结合三维多核处理器功耗、温度设计约束以及缓存访问概率分布特征,提出了一种三维多核处理器混合缓存球形布局策略,通过将SRAM布局在芯片的中心位置保证了处理器核对Cache中间Bank频繁访问的低延时,将STT-RAM布局在芯片的外围位置降低了整体Cache的静态功耗。该布局相比采用SRAM作为Cache并且容量相同的多核处理器架构功耗降低34%,性能仅降低3.32%。基于该布局的混合缓存架构,又进一步研究了三维结构中混合缓存数据迁移问题,并提出了一种三维多核处理器混合缓存数据迁移策略。该策略通过规定数据在不同方向迁移的优先级,禁止SRAM向STT-RAM的数据迁移,保留数据迁移信息,降低了多核处理器数据迁移抖动现象,解决了混合缓存数据迁移失效的问题。