论文部分内容阅读
本论文分两部分。第一部分，系统研究了铁电薄膜PZT直接生长在半导体衬底上的结构和电学性能。通过对PZT/Si体系中的结构和电容特性的研究，发现控制工艺条件可以得到较好的铁电性，实现极化型存储。另外，还系统地讨论了从80K到325K温度范围内Pt/PZT/Si结构中的PZT薄膜的漏电导电机制。发现其导电机制与温度和偏置电压方向有关。温度区间(250K-325K)漏电流的导电机制为负偏压下的Fowler-Nordheim隧穿模型和正偏压下的空间电荷限制电流模型；温度区间(150K-250K)漏电流的导电机制为：负偏压下的Schottky发射模型和正偏压下的空间电荷限制电流模型；温度区间(80K-150K)漏电流的导电机制为：负偏压下的Schottky发射模型和正偏压下的空间电荷限制电流模型。同时在该结构中首次发现了PZT体系的正温度电阻系数，对产生正温度电阻系数的可能来源进行了分析。第二部分，研究了Pt/BST/YBCO结构中BST薄膜的介电常数随厚度的响应关系。运用串联电容模型，结合漏电流机制的数据分析，首次计算出Pt/BST界面处的Dead-Layer的厚度和介电常数分别为2.8nm和42.6。并且给出了不包括界面信息的BST薄膜本征介电常数为1360。同时，由Pt/BST界面处的漏电导电机制，考虑到Dead-Layer的存在，认为载流子在电场作用下从Pt电极向BST薄膜流动需要越过两个势垒，即先越过Dead-Layer势垒，然后再越过体层的势垒。而不是通常认为的可以直接越过Pt/BST界面的势垒。