随着集成电路的发展,芯片的功耗要求越来越高,低功耗的设计方法应运而生,采用低功耗设计的芯片越来越多。Synopsys公司推出的基于统一功耗格式(UPF)的低功耗设计流程为业界广泛使用。它将用UPF来描述设计的功耗意图这个统一的文件,应用在经典设计流程的各个步骤,在设计实现的各个步骤指导低功耗意图的实现。逻辑综合是将寄存器传输级(RTL)设计转化为门级网表的过程,是芯片设计实现RTL-GDSⅡ流程中重要的一步。设计的时序、功耗、面积等因素在逻辑综合时得以优化。逻辑综合是一个复杂的过程,需要给设计施加合理的约束,以产生良好的综合结果。在综合完成以后,还要检查时序及各项约束条件是否满足。等价性验证通过对比在设计流程各个阶段的不同形式的设计描述之间的等价性,来验证设计流程中功能的等价性。如RTL代码经过综合,需要验证RTL代码和综合后网表的功能等价性。本文以一款应用于无线手持设备的低功耗设计芯片SEP6010B的设计实现为研究对象,探索低功耗设计的实现流程,完成了基于UPF流程的逻辑综合和等价性验证,静态时序分析等工作。在设计实现的过程中探索了低功耗设计下的逻辑综合和等价性验证,解决了相关的问题。采用Design Compiler和Formality完成基于UPF的逻辑综合和等价性验证。通过最终的流片和测试结果来看,很好地实现了设计的低功耗意图,也验证了该低功耗设计流程的有效性。