准循环低密度奇偶校验码(Quasi-cyclic Low Density Parity Checkcodes,简称QC-LDPC码)是一种能够很好的逼近香农限的线性分组码。它不仅在高斯白噪声信道下具有和低密度奇偶校验码(LDPC码)一样优于其他线性分组码以及卷积码的低误码率(BER)性能,而且具有更利用集成电路硬件实现的结构,在新一代的通信领域具有广泛的应用前景。　　 本文首先阐述了选题的背景,研究的目的和意义,介绍了低密度奇偶校验码的结构及特点。讨论了低密度奇偶校验码在构造、编码以及解码上的实现方法以及不足。接着引入了准循环低密度奇偶校验码,详细分析了QC-LDPC码的结构以及构造过程中需要考虑的问题,并提出了一种快捷实用的QC-LDPC码构造方法,并对该方法进行了仿真,对比现有的一些构造方法在纠错性能以及构造复杂度上进行了讨论分析。针对构造出来的QC-LDPC码的及奇偶校验矩阵,分析了如何进行编码等问题,改进了传统的高斯消元法来计算生成矩阵的方法,提出了新颖的块高斯消元方法,简化了计算QC-LDPC码生成矩阵的过程。通过仿真结构证实了该方法在计算复杂度上的优越性。对QC-LDPC码的编码过程,讨论了如何利用其生成矩阵准循环的特性来构建有效快捷的编码电路结构。最后对OC-LDPC码的解码实现进行了详细的讨论和仿真,本文详细归纳总结了现有的针对集成电路实现的QC-LDPC码解码结构及方法,并且对其中的一些方法及策略进行了仿真,从仿真结构中对这些解码方法有了进一步的认识和了解,方便了对QC-LDPC码解码结构的研究和选择。