论文部分内容阅读
随着物联网、智能终端、工业智能化的兴起,电子器件高密度集成、多功能化和低功耗的需求变得更加迫切。而近年来,芯片在平面上的尺寸缩小变得非常困难,三维封装集成为解决上述难题提供了一种新的技术路线,而基于TSV硅转接板的三维堆叠封装是一种公认的可行性较高的技术方案。TSV硅转接板可承载并连接多个同质或异质芯片,实现同类芯片的扩容或多种功能芯片的高密度集成。尽管硅转接板技术具有诸多优势,但截至目前的产业化应用推广情况并不顺利,制造工艺流程复杂、关键工艺不够成熟和制造成本高等不利因素可能等是制约转接板广泛应用的关键。为了解决上述问题,本论文提出了一种工艺流程深度简化的高性能硅转接板结构设计与集成制造方法,并结合存储扩容封装转接板的应用需求,完成了新型转接板的结构优化、工艺流程设计、单元技术开发、工艺整合、样品研制和性能测试,以及转接板热性能改良,主要研究内容及创新成果如下:首先,在系统总结转接板技术国内外最新进展的基础上,结合存储扩容转接板的技术要求,提出了一种大面积、高性能硅转接板整体设计方案,并采用有限元仿真,分析了一些常用设计参数对转接板性能的影响,研究了相关设计参数对转接板热-机械性能影响的规律,形成了关于转接板结构设计的一系列规则建议。具体内容包括:研究了TSV孔径、深宽比、倾斜角、间距及绝缘层厚度对TSV热应力的影响;研究了硅基底厚度、RDL厚度和介质材料对转接板翘曲的影响,并探讨了减小转接板翘曲的可行途径;研究了TSV数量、硅基厚度、RDL层厚度、介质材料及布线密度对转接板散热性能的影响;通过传输特征、串扰及眼图分析评估了存储扩容转接板设计的电性能。在上述研究结果的基础上,形成了目标转接板的初步设计方案。其次,针对上述设计方案,在对常规工艺体系流程方案系统研究的基础上,提出了一种硅通孔片双面图形化干膜屏蔽通孔填充的创新工艺路线。新工艺采用薄晶圆作为基体,先在基体硅片上刻蚀贯穿孔,双面金属化再双面干膜光刻胶图形化覆盖,露出通孔后双面电镀填充,使TSV铜柱与及第一层焊垫/布线同时成型,然后可以采用逐层掩膜电镀布线再填充PI的方式制备多层RDL。新工艺流程省去了铜覆盖去除、背面减薄、背面制备绝缘层、背面露铜、临时键合/解键合以及正面和背面制备第一层RDL/衬垫等工艺步骤,极大的简化了转接板的工艺步骤,缩短了工艺周期,且回避了容易导致绝缘缺陷的背面露铜工序,可以在提高制造效率的同时兼顾高性能和高可靠性。本文针对简化制程的关键单元工艺进行了深度开发,并通过反复试验完成了与已有技术的深度整合,形成了简化流程的成套工艺,并研制了优化设计的转接板样品。再次,对存储扩容转接板样品进行了关键特性测试,探讨了相关测试方法及测试设备,并对测试结果进行了分析,以考察新制备工艺的可行性,验证其相较于常规制造方法的优势。主要测试结果如下:TSV电镀工艺稳定,TSV良率达到了99.91%;TSV漏电流为2.05×10-14A,远小于目前报道上可见的普遍水平;经过200次温度循环后,转接板导电通路的平均电阻变化在1%以内,没有明显失效的产生;转接板上双层RDL布线全部导通,电阻测试值与理论误差在5%以内,符合存储扩容转接板的应技术要求。上述测试结果表明,简化制程制造的转接板不但达到预期设计要求,而且拥有优异的电性能。另外,通过对转接板等效热导率偏低问题的内在原因分析,开发了一种高热导率RDL介质,有望大幅度改善转接板的热/机械性能。该高热导介质为金刚石纳米颗粒/SiC晶须/PI复合材料,热导率为1.63 W/m·K,热膨胀系数为16.7 ppm/°C,相比于PI(热导率为0.19 W/m·K,热膨胀系数为55.6 ppm/°C),材料属性有了显著的优化。有限元仿真结果表明,改性PI复合介质RDL可以显著的降低转接板的热阻,降低转接板的热应力,减少转接板的翘曲。最后,将高导热性RDL技术整合到简化的高性能硅转接板工艺流程体系,形成了低成本、高性能硅转接板集成制造成套方法,并研制了相应的存储扩容转接板样品。热性能测试表明,集成了高导热性RDL后,转接板上最高温度由64°C降低为45.1°C,最大温差由46.6°C降低为26.8°C。通过上述研究,在综合了转接板的设计、制造及测试的基础上,本文建立了一套完整的硅转接板设计及集成制造新方法,实现了低成本、低TSV漏电流、高导热能力的硅转接板集成制造,一定程度上克服了阻碍转接板推广应用的主要障碍,为硅转接板在芯片三维封装中的广泛应用提供了新的技术支撑。