论文部分内容阅读
随着半导体工艺技术的发展，集成电路的工艺节点不断减小。先进纳米工艺下，复杂的工艺制造过程导致晶体管性能不稳定甚至异常。晶体管特性的大幅漂移对器件模型的可信度提出了挑战，研究具有高精度和面积利用率的，用于晶体管参数提取、性能检测的可寻址测试芯片显得越来越重要。标准单元是数字电路设计的基础，电路中的每一个晶体管具有特定的环境，设计具有类似产品环境的晶体管测试结构既可用于建立精确的工艺参数模型和偏差模型，又可对标准单元的性能进行预测，对于提升集成电路制造工艺成品率和提高产品良率起着至关重要的作用。本文以标准单元中的晶体管特性为中心，对具有高精度和面积利用率的MOSFET大型可寻址测试芯片展开了如下研究: 1)针对MOSFET性能参数提取、建模和偏差检测的需要，以及先进工艺精确建模对于测试结构数量的要求，提出了一种MOSFET大型可寻址测试芯片的设计方法。该设计最多同时可摆放2048个MOSFET而只需要15个I/O PAD，并且可以实现每个MOSFET性能参数的准确测量，包括亚阈值漏电流，线性和饱和区阈值电压，线性漏端电流和饱和漏端电流。该测试结构为第二层金属可测，缩短了测量周期。基于16nm FinFET工艺的MOSFET大型可寻址测试结构的流片和测量，验证了该方法的可行性和准确度; 2)针对标准单元中MOSFET具有特定环境的前提，设计了一种可以准确反映其特性的、具有类似工作环境的测试结构。该结构以保持前段、中段版图不变，对后段金属绕线稍作修改为原则，从而还原MOSFET在标准单元中的工作环境。 3)由于手动产生2）中提出的测试结构将耗费较高的人力和时间，且容易违反设计规则，本文提出了一套版图自动化设计流程，用于标准单元库中目标器件的识别、抓取和连接。该自动化流程可用于具有复杂设计规则的FinFET工艺。