全球定位系统(GPS,Global Positioning System)导航卫星系统(NavigationSatellite System)是无线电通信技术、电子计算机技术、测量技术和空间技术相结合的高科技产物,GPS技术的研究对经济建设和国防建设具有重要的战略意义,其中相关器设计是GPS技术核心技术之一,也是影响接收机性能的重要因素。开展多通道相关器核心芯片设计研究,对提高GPS接收机的快捕能力、高动态性能等具有十分重要的意义。通过该技术的研究,将来还可应用于欧盟的伽利略导航卫星系统(Galileo Navigation Satellite System)以及我国的北斗二代导航卫星系统(BeidouⅡNavigation Satellite System)的接收机芯片设计研发过程中。本论文利用近几年快速发展的可编程逻辑器件技术,采用电子设计自动化(EDA,Electronic Design Automation)设计方法,自行设计研发了基于可编程逻辑门阵列(FPGA,Field Programmable Gate Array)的GPS相关器处理芯片。本文在分析GPS相关器的相关基础理论基础上,量化出GPS相关器设计参数;利用目前FPGA主流设计方法,自项向下(Top-down)层次法,规划出GPS相关器端口与内部结构,采用硬件描述语言(DHL,Hardware Description Language)Verilog DHL语言输入与图形输入的混合输入方式实现GPS相关器的各个子模块。利用Mentor Graphics公司的Modelsim和Altera公司MaxplusⅡ等仿真软件,验证所设计的GPS相关器所有子模块时序仿真波形正确性,其中包括C/A码(Coarse/Acquisition Code)模块,载波发生器模块,乘法器模块,积分清零器模块,时基发生器模块。最后设计了GPS相关器模块的测试信号,验证了GPS相关器整体工作时序的正确性。