论文部分内容阅读
近年来随着集成电路的飞速发展,晶体管尺寸接近物理极限,工艺尺寸的缩减已经难以提高集成电路的集成度,摩尔定律逐渐“失效”,然而三维集成技术的出现为解决这个问题带来了希望。当今的三维集成电路基于硅通孔（TSV）和三维集成技术,将多层平面芯片进行堆叠,从而大幅提高芯片的集成度和性能。但是三维集成电路相比于二维集成电路具有更大的噪声,比如电力传输过程中电源分配网络（PDN）上会产生大量的噪声,导致电源完整性问题和封装可靠性问题。近年来随着芯片工作频率越来越高,三维集成电路中PDN上的交流噪声已经成为影响芯片可靠性和电源完整性的主要因素。本文建立了三维集成电路中PDN的等效模型,该模型由TSV、Solder、VIA和P/G栅格组成。本文采用分割重组的方法,首先将三维PDN拆解为TSV、Solder、VIA和P/G栅格四个部分分别建模,然后通过寄生参数提取公式或软件仿真方式提取其寄生参数值,最后根据物理结构重组建立整个三维PDN的等效模型,并用S参数验证了模型的正确性。相比于传统模型,本文提出的模型在考虑了P/G栅格的寄生电阻和寄生电感的基础上,加入了寄生电容的影响,且考虑了地线的影响。验证结果表明在0-10GHz范围内,本文建立的等效模型与参考模型的S11曲线很吻合,且比未考虑P/G栅格电容的传统模型更为精确。根据三维PDN等效模型,本文利用ADS软件进行瞬态仿真获取PDN上交流噪声的大小,通过控制变量法全面地研究了PDN的层数、规模、TSV深宽比、TSV数量、TSV分布、P/G间距、片上去耦电容大小、芯片工作频率以及电源供电电压对PDN交流噪声的影响,为后文提出PDN优化方法提供基础。根据三维PDN等效模型和ADS瞬态仿真分析,本文提出了通过TSV分组来减小PDN交流噪声的方法,即保证总横截面积不变的情况下将TSV分组,并利用数学模型计算和电路瞬态仿真证明了该方法的有效性。本文通过实验证明,当一个TSV分组为两个、四个、九个TSV时,PDN交流噪声最多能减小20%、43%、57%。PDN的物理结构一般难以更改,而TSV的参数方便控制,TSV分组能够有效降低PDN交流噪声的大小,同时还提高了信号传输的可靠性,是一种有效且具有工程意义的方法。