人工智能的研究催生了神经网络的产生,经历了几十年的发展,现代神经网络已经由简单模型发展成了深度模型。所谓深度神经网络,就是通过增加网络模型的规模来提高其特征提取和数据拟合的能力,从而提高网络处理数据的精度。现代神经网络可能包含数百万浮点参数,得益于计算平台的硬件架构更新迭代,计算能力高速发展,尤其是GPU(Graphical Processing Unit)的快速发展,使得这种大规模的深度神经网络的迭代训练成为了可能。其中卷积神经网络(Convolutional Neural Network,CNN)在计算机视觉领域的表现,已经超过其他视觉识别算法,在某些方面,其识别准确性甚至超过了人类本身。利用CNN解决计算机视觉的应用越发成熟,如目标追踪、手势识别、人脸识别等已经在多种场景下实现了应用,但这些应用大都是在软件平台实现的,且由于网络参数量巨大,一定程度影响了应用效率及灵活性。随着硬件设备的更新迭代,尤其是FPGA(Field Programmable Gate Array)计算性能的大幅提升,使得FPGA加速神经网络的研究成为了热点,硬件加速网络的设计侧重于网络并行化的实现,快速算法的应用,部分重构设计等方面。本论文重点研究FPGA加速神经网络的设计,利用高层次综合(High-Level Synthesis,HLS)工具,简化设计流程。根据卷积神经网络的不同参数类型(二值型、浮点型)以及不同的硬件实现形式,主要完成了两种FPGA加速器的方案设计:1、利用FPGA器件可配置的优势,设计一种流水线架构,针对每层网络配置独立的计算阵列,优化后实现了31%的性能提升;2、利用动态部分重构(Dynamic Partial Reconfiguration,DPR)技术,突破FPGA有限的片上资源限制,完成了层次数目和参数都不受限的CNN硬件加速器设计,并通过软硬件结合的执行方式,将速度提高了3倍以上。最后,基于FPGA加速器进行了应用研究,提出了一种快速车牌字符识别的软硬件系统方案,并在PYNQ-Z1开发板上完成了车牌字符识别系统的设计和验证,结果表明字符识别精度达到了99%以上。