论文部分内容阅读
集成电路自诞生起就随着CMOS工艺技术的进步而快速发展，工艺节点的不断更新提高了电路的集成度，但也给集成电路的设计带来了挑战。近年来无线通信技术的迅猛发展，锁相环作为一种典型的数模混合电路，为了满足无线通信的各种苛刻指标要求，其本身设计就是一个挑战，而将先进工艺节点与锁相环的设计相结合，设计出片内全集成的锁相环，其意义非同寻常。 本文基于SMIC28nm CMOS工艺完成了片内全集成锁相环的电路设计。主要工作简述如下: (1)本文对工艺节点的发展现状及未来趋势进行了调研，阐述了先进工艺节点对锁相环带来的挑战;介绍了锁相环的常见结构及其原理;分析了在锁相环设计过程中应该重点关注的性能参数;并对各性能参数的物理意义及作用进行了详细说明。 (2)基于锁相环各电路模块的工作原理，推导了它们的数学模型，并依此提出了锁相环的线性系统模型;为满足锁相环对周期抖动的指标要求，提出了一种直观、有效的相位噪声预测方法，并借助MATLAB工具，将相位噪声转化为周期抖动;同时依据指标要求，完成了整个环路的参数设计。 (3)基于SMIC28nm CMOS工艺完成了片内全集成的锁相环设计。采用D触发器结构，通过优化电路中关键的逻辑门电路结构，获得了输出信号具有良好匹配性能的鉴频鉴相器;采用源极开关结构，通过轨到轨输入运算放大器的辅助作用，获得了充放电电流在较大的输出电压范围都具有低失配性能的电荷泵;采用3圈抽头的全对称结构，利用电磁仿真软件，设计了一款工作在5.1GHz，Q值为7.5，感值为1.24nH的电感，该电感与标准的CMOS工艺完全兼容。采用PMOS负阻结构，通过开关电容阵列及固定电容的作用，获得了调谐范围大、频率增益低和相噪性能好的LC振荡器;根据电路工作频率的不同，分别采用嵌入逻辑门的TSPC电路和C2MOS锁存器电路构成除2/除3分频单元，最后通过改进的TSPC电路和C2MOS锁存器电路获得了高性能的可编程分频器。 最终设计了一款输出信号频率范围为4.83～5.45GHz，环路带宽约为200kHz的锁相环。该锁相环的周期抖动仅为0.52ps，锁定时间约为15μs，在频率锁定的情形下，VCO控制电压的波动小于1mV。在1.05的电源电压下，锁相环消耗的总电流为6mA，芯片的核心面积小于0.15mm2。