相变存储器（PCM）由于其操作功耗低、读写速度快、非易失性、高密度、以及与CMOS工艺兼容等优点,被认为是最有潜力的下一代存储器之一。随着微电子工艺技术节点不断向前推进,PCM的尺寸微缩变得越来越困难,开发三维堆叠的3D PCM成为提升器件存储密度的重要手段。在3D PCM制备过程中,器件深宽比随着堆叠层数的增加而不断增大,如何实现高深宽比刻蚀成为3D PCM工艺的关键挑战,但目前有关相变材料刻蚀工艺的研究极其匮乏,还面临高选择性掩膜材料缺失、刻蚀形貌质量较差等问题。为此,本文以最典型的相变材料Ge2Sb2Te5（GST）为例,对其刻蚀工艺展开了系统研究,通过掩膜材料设计和工艺参数优化,实现了对GST的高深宽比刻蚀,并对其机理进行了分析。论文得到主要结果如下:（1）设计了基于光栅图形的电感耦合等离子体刻蚀工艺,提出了用于GST高深宽比刻蚀的Si3N4硬掩膜方案。采用光栅图案进行刻蚀实验,便于对刻蚀后截面形貌进行观察,结果表明使用反应离子刻蚀工艺未获得良好的陡直侧壁,可能是因为该仪器反应腔中压强较大,并且不能精确调节,因此优选可精确控制气压的电感耦合等离子体刻蚀工艺;实验进一步发现,采用常用的光刻胶作为掩膜,其与GST刻蚀选择比较小,难以实现足够深度的刻蚀,因此提出了基于硬掩膜的GST刻蚀方案,遴选出与GST刻蚀选择比较高的Si3N4硬掩膜材料,实现了高深宽比的刻蚀效果。（2）优化了GST的感应耦合等离子体刻蚀工艺参数,实现了高达7:1的高深宽比刻蚀,并进行了仿真验证。采用Cl2/Ar对GST进行刻蚀,探究了刻蚀过程中气体流量、功率、气压、刻蚀时间和线宽尺寸对刻蚀效果的影响,结合X射线光电子能谱深入分析了刻蚀机理及化学残留,通过优化刻蚀条件实现刻蚀深宽比高达7:1,为目前有文献报道的相变材料刻蚀深宽比的最大值,且刻蚀图案侧壁陡直、表面粗糙度较小。最后,通过仿真软件Silvaco Tcad中的Athena工艺模块对不同刻蚀时间与不同尺寸的GST刻蚀结果进行仿真验证,得到刻蚀速率会随着刻蚀时间的延长与图形尺寸的减小而降低,结果与实验规律相符。