论文部分内容阅读
本论文的研究内容是“十五”预研课题“高性能微处理器(龙腾R2)”的一部分,课题编号4130801010,目的是研究RISC微处理器的体系结构和方法,设计兼容于PowerPC指令集的32位嵌入式微处理器。 本课题组设计的32位嵌入式RISC微处理器“龙腾R2”芯片,指令系统和接口时序Motorola公司的PowerPC750微处理器兼容,微体系结构采用自主设计的技术路线。采用Top—Down设计方法,采用SMIC 0.18um工艺库,综合结果小于4ns。整个微处理器选用Altera EP1S80 FPGA器件,实现了整个微处理器的FPGA原型芯片,在此原型系统上已成功运行了用户提供的应用程序。 本论文主要进行了如下研究工作: 1.通过对高性能RISC微处理器流水线的系统研究,完成“龙腾R2”微处理器的定点流水线设计方案,指令集与PowerPC兼容。大部分指令单拍完成,其它指令在3～38个周期完成。基于对微处理器时钟、面积和性能综合考虑,采用取指、译码、操作数准备、执行、数据读取和写回6级流水结构。 2.完成微处理器的译码单元设计实现,根据指令集的层次模型,设计了基于指令类型的层次式译码的方案。该方案便于对各类指令分别进行设计调试,提高设计进程的并行性和模块功能的可扩展性,并具低功耗的特点。 3.微处理器定点流水线控制器的设计实现,为提高流水线的运行速度,设计了基于指令执行周期的流水线控制器。该方案将微处理器的控制通路和流水线有机结合起来,实现流水线的分布式控制,较大减少控制逻辑的延时。 4.分析双发射超标量处理器“龙腾R2-DI”的模型,从微处理器的微体系结构方面,进行仿真分析,考察微处理器在不同参数配置下的相应性能。 5.以“龙腾R2”微处理器的流水线为基础,为进一步提高微处理器的定点执行性能,特别针对与PowerPC指令系统,分析适合双发射嵌入式微处理器的译码逻辑和发射逻辑。提出基于指令类型动态分配的译码器设计方案和基于指令执行周期的动态逻辑发射方案。该方案减小了电路实现的面积并获得较高的时钟频率。 本论文紧密结合国防十五预研课题,进行了嵌入式双发射微处理器的研究,该文的研究成果对进一步研究更高级微处理器提供了方法和思路。