极化码是一种码长趋近无穷大时,可以被严格数学证明达到香农信道容量的纠错编码。因极化码性能优良,在2016年经过激烈的角逐,被标准组织选为5G-eMBB场景下控制信道的编码方案。极化码是未来移动通信系统的重要的研究方向,也是当下5G的研究热点。在纠错码中Turbo码和LDPC已经经历了充分的发展,在目前广泛使用的还是这两者。新事物的发展需要一个过程,极化码也是如此。自2008年被Arikan提出以来,短短十余年,极化码经历了快速发展。但是,SC译码算法在码长较短时性能不佳,而码长较大时译码时延和资源占用居高不下。设计高速率极化码编译码是5G应用场景多元化、数据量剧增、低延时的内在要求也是一项巨大挑战。本文首先分析了信道极化概念和极化码编译码的基本原理,然后对比了几种构造极化码的方法。在编码器方面对比分析了系统编码器与非系统编码器的性能,然后设计出基于两级非系统编码器的高速率系统编码器。在译码器方面,本文首先对几种SC译码器硬件结构进行了分析。然后,本文研究了时下热门的快速SC译码算法并与标准SC译码做性能对比。接下来,本文以快速SC译码算法为基础,设计出9种快速译码器硬件结构,并优化了硬件资源配置,详细对比分析了译码时延、吞吐率和硬件资源等关键硬件指标。最后,利用Xilinx-VC709开发套件搭建了通信硬件链路,配合硬件仿真和实际FPGA板完成测试。研究表明:相比标准SC译码器,在译码性能一致的前提下,本文基于快速SC译码算法设计的译码器可以明显的提高吞吐率,降低译码时延。最后本文用硬件实现系统编码器和快速SC译码器并给出了实际硬件译码时延和资源占用报表,完成RTL级仿真和实际板上测试。