CPLD-Complex Programmable Logic Device即是复杂可编程逻辑器件,是一个集输入输出、计算、互连、存储为一体的数字集成电路平台,它可根据用户的定义实现指定的功能。内部有大量的存储器单元,丰富的互连线资源,以及充足的乘积项资源。具有在系统编程、内建测试、移位寄存、高速互联等功能。自2007年开始,中国已成为全球最大的复杂可编程逻辑器件消费市场,但庞大的内需市场却一直被Xilinx、Altera、Actel及Lattice等国外公司所垄断,目前国内采用的非易失可编程逻辑器件基本上依赖国外进口,且无法定制特殊的参数型号和封装形式,应用范围受到很多限制。本文拟在设计中创建一套完整的复杂可编程逻辑器件流程体系,综合考虑用户需求进行优化设计,研制一款能满足多用户使用需求的通用复杂可编程逻辑器件。可编程逻辑器件有三大发展方向:一是向密度更高、速度更快的千万门级,方向发展。二是向嵌入多个CPU、多个DSP等通用功能的可编程片上系统(SoPC)方向发展。三是向低电压、低功耗、高可靠方向发展。本文中目的在于设计出一款国内自主研发的,基于CMOS工艺的,具有低电压、低功耗、高可靠等性能优势的一款复杂可编程逻辑器件。内部结构主要由可编程与或阵列、宏单元、高速互联矩阵、移位寄存器链、在系统编程控制模块以及边界扫描链的组成。设计基于“乘积项”原理,能够提供288个逻辑宏单元,每个宏单元同时处理5个乘积项的计算任务,每个乘积项是由108位通用逻辑输入组成的线与,这108位数据,可以是从IO直接输入,也可以是从FB本身计算输出又通过高速互联矩阵反馈回来的数据再行加入计算,同时,逻辑宏单元内的乘积项还可以与左右邻近的宏单元共享,实现乘积项的扩展使用,通过扩展计算的结果又可以加入到整个宏单元的计算中。不同于传统的浮栅结构,本文采用SRAM加loading结构进行配置,内部采用具有高可靠性的FLASH阵列来存储功能配置信息。上电复位之后,在系统编程控制逻辑通过移位寄存器链将信息配置到SRAM阵列,进入正常工作模式。乘积项的阵列实现采用全CMOS结构,而不通过灵敏放大器来读取阵列结果;通过新型的工艺以及关键技术的实现,达到设计的低功耗目标。