论文部分内容阅读
模数转换器(Analog to Digital Converter,ADC)在现代信息通信中着广泛而重要的应用。随着信息通信技术的发展,通信系统对模数转换器在速度和精度方面提出的要求越来越高。采用传统结构的模数转换器已经呈现出一定的局限性。采用时间交织技术(Time-Interleaved)的ADC通过控制多通道并行子ADC实现模数转换,在保证转换精度的前提下,倍增系统的整体速度,为现阶段工艺下实现高速高精度ADC提供了新的思路和发展方向。本设计旨在设计一款基于时间交织技术的10bit 400MS/s多通道高速SAR ADC。本设计主要的设计工作集中在两个方面:多通道间采样时间失配校正和单通道高速SAR ADC设计。针对多通道间采样时间失配,在分析其产生原因及校正原理的基础上,采用了均化过零点数算法进行了校正。在零点检测电路提取采样时钟偏移量后,通过设置合适的延时消除采样时钟偏移量。针对单通道高速SAR ADC设计,设计了一款采用异步逻辑10bit 100MS/s SAR ADC,对SAR ADC中的重要模块进行了详细研究。针对采样开关时钟馈效应通对采样精度的影响采用了改进型自举开关,优化高速比较器设计以减小回踢噪声,采用高能效开关方案大幅降低DAC电容阵列转换功耗,并针对单位电容的确定进行了讨论以及采用DAC冗余电容结构校正比较器失调。在系统整体版图设计中重点考虑DAC电容阵列以及模拟电路的对称与匹配,减小版图中引入的寄生参数对系统性能的影响。本设计基于TSMC 90nm CMOS工艺设计,完成了基于时间交织技术的多通道高速SAR ADC电路、版图设计以及仿真验证。电路核心面积700×730。当输入信号频率35.123MHz,采样率100MS/s时,单通道SAR ADC电路仿真结果为:SNR为61.02dB,ENOB为9.84bit,SFDR为70.75dB,SINAD为58.585dB,THD为64.012dB,SAR ADC整体功耗为2.033m W,Fo M为24.1f J/conv.-step。单通道SAR ADC版图仿真结果为:SNR为59.93dB,ENOB为9.72bit,SFDR为69.36dB。当输入信号频率35.123MHz,采样率400MS/s,四通道时间交织SAR ADC电路仿真结果为:SNR为58.23dB,ENOB为9.38 bit,SFDR为68.76dB,SINAD为58.135dB,THD为-63.344dB,SAR ADC的整体功耗为8.691m W,Fo M为32.6f J/conv.-step。四通道时间交织SAR ADC版图仿真结果为:SNR为57.13dB,ENOB为9.19 bit,SFDR为68.18dB。