论文部分内容阅读
摘 要：本篇对频段为5.8GHz的一种短距离专用的无线通信接收机前端进行研究分析，从其架构设计、电路设计和芯片三方面入手，探究其设计思路及设计手法。
关键词：超外差低中频;射频前端;5.8GHz
短距离专用无线通信近几年发展迅猛，人们工作效率得到了极大提高。基于这种无线通信的技术平台目前比较多，但大部分在电路设计方面较为复杂、能耗较高，并且使用较多外部元件，例如无线局域网接受器件等，其成本就相对较高。本篇主要分析一类CMOS 集成工艺的接收机射频前端的电路设计，其优点为：使用相当少的片外元器件，简化了芯片上的电路节点，从而有效缩小接收机体积，减小接收机的能耗，其通过良好的架构设计思维和频率规划，从而使有用信号受干扰的情况发生概率大大降低。
一、5.8GHz 接收机射频前端的架构设计
5.8GHz 频段属于共用频段，因此频段应用比较广泛，频段内较为拥挤。若接收机运用直接混频的方式，就要考虑镜像干扰情况，对于镜像干扰需要使用正交架构设计方式。由此也就产生了另外一个问题，若采用正交架构设计，分频器和缓冲器电路会在产生5.8GHz 信号过程中，功耗消耗速率较快，且量较大。因此在选择混频的架构设计时，其架构会损耗大量的功耗，并且对于镜像干扰的情况处理也很有限。出于顾及闪烁噪声对窄带接收机接受通信信息灵敏度的影响，设计的接收机射频前端采用低-中频率架构，当然还有另外一个重要的因素，就是在直接混频的架构体系中，发射机的调制模式为DSB-LC的ASK 调制，其会在接收信号的载波频率上产生过多的载波信号，而这些信号对于接收信号质量影响是非常巨大的，因此会采用低-中频架构。对于中频信號而言，其中心频率为5MHz，其带宽也为5MHz[1]。
从功耗角度分析看，直接混频的本振频率通过分频器得到后，分频器的输入频率相对较小时，其功耗也相应较小。另外从IQ 两路失配情况看，混频的输入频率相对较小时，增益失配和相位失配情况也是相应较小。因此综上考虑，应当将分频器的分频比中定为32 较合适，在32 分频段，镜像干扰情况较为大幅度减弱，同时功耗也在这个分频段损耗较小[2]。
二、5.8GHz 接收机射频前端的电路设计
接收机可以处理的信号强度的波动范围较大，有时候可能会低至-100dBm，为了使接收机灵敏度达到协议规定程度，还应采取措施，对接收信号的低噪声进行放大处理。这就需要对电路进行重新设计和改造。为了在正、负信号输出点的噪声相互抵消，需要符合下列关系范畴：
噪声放大器，为了在一定程度上增加接收机的动态接收范围，因此在控制的主要节点设计了自动增益环路，来增强信号强度，射频前端的信号增益控制分别位于低噪放和混频器中，对于低噪放而言，对其进行了1bit 的增益控制，增益的台阶设定为12dB。在CMOS 的深亚微米制造工艺中，其沟道长度的调制行为会对管子特性产生巨大的影响。据此增加共源共栅管可以起到有效隔离负载电阻与放大管的作用，从而使得输入阻抗匹配很大程度上由共栅管的隔导主导。
在接收机的结构体系中，无源混频器的使用较为广泛，由于其噪声较低、线性度较高和功耗较低，因此在接收机中广为使用。混频器设计分为射频混频器和中频混频器两种。针对射频混频器对其采用双平衡电压模式的无源射频器，而对于中频混频器则采用双平衡电流模式的无源射频器。无源混频器的工作一般在深度线性区下，且在直流电下呈现微导通的状态，这种状态就需要混频的栅段电压应当高于源端电压与阈值电压合计，这样就可保证在噪声性能稳定的情况下，其线性度依然良好。处于射频混频开关和中频混频开关之间的跨导单元个体需要有其专用的输入电压模块，共模反馈的机制要采用本地共模反馈模式。对于射频开关的栅端电压部分，可以由跨导单元电压模块与栅源端电压共同承担，同时为了确保栅源端电压要略高于射频混频开关阈值电压情况，因此要使得共栅管的电压偏置接进阈值电压范围，不要差距过大，同时可以提供2bit 作为工艺波动引起的差别区间，使其在工艺波动状况下，射频混频开关仍然偏置合理。另外，对于中频混频开关在栅端产生的过充电压，可以采取在TIA 的输入端进行分压操作，以此为其提供较为合理的源漏直流电压[3]。
三、5.8GHz 芯片测试
经过数次芯片输入反射研究显示，当频率在5.8GHz 时，其芯片输入匹配数值为：-12.9dB，当频率处于5.7-6.0GHz 之间时，其芯片输入匹配数值为：小于等于10dB，若频率一致增加，输入匹配会随之恶化。接收机采用单端输入，若是能够控制芯片外元器件的使用，会很大程度上减低成本。一般芯片的要求通过输入匹配解决，同时噪声系数以及线性度在高增益的性能支撑下，其功耗的损耗仅为10.8mA，其灵敏度基本上已经达到ETC 的应用要求，对于邻近道路干扰抑制基本上已经可以满足相关要求。该芯片有效面积大致为：0.43×0.25mm，大概为0.1mm2，在功耗方面记录为：电源电压输入为1.8V，消耗10.8mA 的电流。对于芯片的体积优化和能耗优化，使得其最终实现低成本低功耗的目标。
结语：
综上所述，合理的架构设计选择、合理的频率规划，可以在很大程度上解决接收机镜像干扰的难题，同时还能是在其过程功耗损耗较少，对于电路设计来说，优化电路设计可以减小芯片的体积，以此使得接收机体积相应减小，电路设计可以采用较为有效便捷的射频混频器偏置电路或者较为新的LC 可调谐振电路为优化目标。
参考文献：
[1]牛娟，吴英莆，于莉媛等.电子辐照GaN 基LED 的缺陷光学性能研究[J].发光学报，2016，37（7）：798-803.
[2]似骏，董盂迪，孙耀杰等.一定色温下白光LED 理论光效的简易计算办法[J].照明工程学报，2014，25（6）;23-26.
[3]王磊，唐长文.一种超外差低中频接收机射频前端的设计[J].固体电子学研究与进展，2018，2（38）：111-115.
关键词：超外差低中频;射频前端;5.8GHz
短距离专用无线通信近几年发展迅猛，人们工作效率得到了极大提高。基于这种无线通信的技术平台目前比较多，但大部分在电路设计方面较为复杂、能耗较高，并且使用较多外部元件，例如无线局域网接受器件等，其成本就相对较高。本篇主要分析一类CMOS 集成工艺的接收机射频前端的电路设计，其优点为：使用相当少的片外元器件，简化了芯片上的电路节点，从而有效缩小接收机体积，减小接收机的能耗，其通过良好的架构设计思维和频率规划，从而使有用信号受干扰的情况发生概率大大降低。
一、5.8GHz 接收机射频前端的架构设计
5.8GHz 频段属于共用频段，因此频段应用比较广泛，频段内较为拥挤。若接收机运用直接混频的方式，就要考虑镜像干扰情况，对于镜像干扰需要使用正交架构设计方式。由此也就产生了另外一个问题，若采用正交架构设计，分频器和缓冲器电路会在产生5.8GHz 信号过程中，功耗消耗速率较快，且量较大。因此在选择混频的架构设计时，其架构会损耗大量的功耗，并且对于镜像干扰的情况处理也很有限。出于顾及闪烁噪声对窄带接收机接受通信信息灵敏度的影响，设计的接收机射频前端采用低-中频率架构，当然还有另外一个重要的因素，就是在直接混频的架构体系中，发射机的调制模式为DSB-LC的ASK 调制，其会在接收信号的载波频率上产生过多的载波信号，而这些信号对于接收信号质量影响是非常巨大的，因此会采用低-中频架构。对于中频信號而言，其中心频率为5MHz，其带宽也为5MHz[1]。
从功耗角度分析看，直接混频的本振频率通过分频器得到后，分频器的输入频率相对较小时，其功耗也相应较小。另外从IQ 两路失配情况看，混频的输入频率相对较小时，增益失配和相位失配情况也是相应较小。因此综上考虑，应当将分频器的分频比中定为32 较合适，在32 分频段，镜像干扰情况较为大幅度减弱，同时功耗也在这个分频段损耗较小[2]。
二、5.8GHz 接收机射频前端的电路设计
接收机可以处理的信号强度的波动范围较大，有时候可能会低至-100dBm，为了使接收机灵敏度达到协议规定程度，还应采取措施，对接收信号的低噪声进行放大处理。这就需要对电路进行重新设计和改造。为了在正、负信号输出点的噪声相互抵消，需要符合下列关系范畴：
噪声放大器，为了在一定程度上增加接收机的动态接收范围，因此在控制的主要节点设计了自动增益环路，来增强信号强度，射频前端的信号增益控制分别位于低噪放和混频器中，对于低噪放而言，对其进行了1bit 的增益控制，增益的台阶设定为12dB。在CMOS 的深亚微米制造工艺中，其沟道长度的调制行为会对管子特性产生巨大的影响。据此增加共源共栅管可以起到有效隔离负载电阻与放大管的作用，从而使得输入阻抗匹配很大程度上由共栅管的隔导主导。
在接收机的结构体系中，无源混频器的使用较为广泛，由于其噪声较低、线性度较高和功耗较低，因此在接收机中广为使用。混频器设计分为射频混频器和中频混频器两种。针对射频混频器对其采用双平衡电压模式的无源射频器，而对于中频混频器则采用双平衡电流模式的无源射频器。无源混频器的工作一般在深度线性区下，且在直流电下呈现微导通的状态，这种状态就需要混频的栅段电压应当高于源端电压与阈值电压合计，这样就可保证在噪声性能稳定的情况下，其线性度依然良好。处于射频混频开关和中频混频开关之间的跨导单元个体需要有其专用的输入电压模块，共模反馈的机制要采用本地共模反馈模式。对于射频开关的栅端电压部分，可以由跨导单元电压模块与栅源端电压共同承担，同时为了确保栅源端电压要略高于射频混频开关阈值电压情况，因此要使得共栅管的电压偏置接进阈值电压范围，不要差距过大，同时可以提供2bit 作为工艺波动引起的差别区间，使其在工艺波动状况下，射频混频开关仍然偏置合理。另外，对于中频混频开关在栅端产生的过充电压，可以采取在TIA 的输入端进行分压操作，以此为其提供较为合理的源漏直流电压[3]。
三、5.8GHz 芯片测试
经过数次芯片输入反射研究显示，当频率在5.8GHz 时，其芯片输入匹配数值为：-12.9dB，当频率处于5.7-6.0GHz 之间时，其芯片输入匹配数值为：小于等于10dB，若频率一致增加，输入匹配会随之恶化。接收机采用单端输入，若是能够控制芯片外元器件的使用，会很大程度上减低成本。一般芯片的要求通过输入匹配解决，同时噪声系数以及线性度在高增益的性能支撑下，其功耗的损耗仅为10.8mA，其灵敏度基本上已经达到ETC 的应用要求，对于邻近道路干扰抑制基本上已经可以满足相关要求。该芯片有效面积大致为：0.43×0.25mm，大概为0.1mm2，在功耗方面记录为：电源电压输入为1.8V，消耗10.8mA 的电流。对于芯片的体积优化和能耗优化，使得其最终实现低成本低功耗的目标。
结语：
综上所述，合理的架构设计选择、合理的频率规划，可以在很大程度上解决接收机镜像干扰的难题，同时还能是在其过程功耗损耗较少，对于电路设计来说，优化电路设计可以减小芯片的体积，以此使得接收机体积相应减小，电路设计可以采用较为有效便捷的射频混频器偏置电路或者较为新的LC 可调谐振电路为优化目标。
参考文献：
[1]牛娟，吴英莆，于莉媛等.电子辐照GaN 基LED 的缺陷光学性能研究[J].发光学报，2016，37（7）：798-803.
[2]似骏，董盂迪，孙耀杰等.一定色温下白光LED 理论光效的简易计算办法[J].照明工程学报，2014，25（6）;23-26.
[3]王磊，唐长文.一种超外差低中频接收机射频前端的设计[J].固体电子学研究与进展，2018，2（38）：111-115.