论文部分内容阅读
在1．2um SPDM标准数字CMOS工艺条件下，实现6bit CMOS折叠，电流插值A／D转换器，提出高速度再生型电流比较器的改进结构，使A／D转换器（ADC）总功耗下降近30％，提出一种逻辑简单易于扩展的解码电路，以多米诺（Domino)逻辑实现，整个ADC电路中只使用单一时钟，在5V电压条件下，仿真结果为采样频率150－Ms/s时功耗小于185mW，输入模拟信号和二进制输出码之间延迟小于2个时钟周期。