论文部分内容阅读
随着市场的分化，转换速度和分辨率已不是惟一衡量A/D转换器的基准，效能指标正趋向多元发展。对用户来说，最重要的是如何找到适合目标应用的产品；反之对供应商来说，谁能让更多用户满意，谁就是赢家！
数据转换器(Data Converter)，就像一个双面传译官一样，它的尽职与否，深深牵动着模拟与数字双方是否能毫无隔阂地、畅快无误地进行交谈。继约莫1年前为读者探讨过“ADC未来两大发展主轴：高速化与整合化”后，本期我们再度对模拟世界中这个不可或缺、却起到关键作用的小螺丝钉做一深度的检视。
随着人类对数字生活的依赖日深，模拟器件的生存空间不仅未见萎缩，反而有愈见兴旺之态。原因无他，归根究底只有一个源头：真实的感官世界，是由无数个连续弦波穿梭在发送端和接收端之间，我们称之为“模拟信号”；而所有声音、压力、温度和电力等这些模拟信号的数字化过程，都必须经过“数据转换器”这个魔法盒的点化，才能跟另一头的世界取得沟通。
这样的中继站依转换流向的不同而分为两种：模数转换器(ADC)──将现实世界的模拟信号转换成易于处理、传送和存储的0与1数字方波，以及数模转换器(DAC)──将经过DSP(数字信号处理器)运算的数字信号还原成 “逼真”的模拟信号，如图1所示。为何用“逼真”形容？因为众所周知，在沟通这两个截然不同的世界时，还必须借由放大器等外围器件的相助一臂之力，才能功德圆满。在这样一个转化的过程中，不免有些能量的流失；此时谁家的衰减度越低，就能更贴近于真实的世界。
市场细分让不同架构的
ADC各擅胜场
图一
因为应用市场的细分发展，依侧重点的不同近来数据转换器在选角上的考虑也各有所长：1.高速：指采样率>10 MSPS (Million Samples Per Second)、分辨率8位～16位，主要应用于通信、仪器仪表、图象处理系统中；2.高分辨率：分辨率多在16位以上，主要应用于仪器仪表、工业控制、数据采集、医用设备、光纤通信、音频、电机控制、测试和测量设备中；3.通用型：一般速率<10 MSPS、分辨率8位～14位，主要应用于测试和测量、工业控制、通信、计算机、军事和航空航天、音频系统中。
若把高性能的模拟/数字转换器(A/D Converter)和一个微控制器(MCU)结合在一起，就是一个典型通过电路实现的传感器，其重要性可见一斑。为深入窥视数据转换器与应用趋势的匹配状况，我们先从它的技术规格开始探讨。数据转换器从架构上可分为几大类：闪速(Flash)、流水线(pipeline)、逐次逼近寄存(SAR)以及斜率积分型(又分delta-sigma双斜率和多斜率)。
闪速因为只有一排比较器，输出只能简单地显示输入电压出现的范围，必须以一组精密电阻来产生精确的阶梯电压；且比较器的输出要转换成二进制，并暂存起来以备计算机等读取。顾名思义，闪速是以优异的快速度见长，但由于受限于每个代码都需要一个n位精度的比较器，在面积和成本必会随着2n等比例成长的压力下(n为比特数)，单靠“高速”这惟一诱因，似乎显得寡不敌众。虽然有业者研发出一种名为“折叠式”的电路技术能借此减少比较器的数量，但碍于技术和执行成本，分辨率超过8 bit便难寻芳踪，始终未能让它跻身主流架构之列。
除非只想提高速度，宁愿弃散热和损耗于不顾，否则闪速的确不是好的备选方案，所幸“流水线式”的兴起缓解了这个难题，至今仍是8位应用领域普遍认为最适的解决方案，是中低端通信工作的最爱；但经过无数次市场历练发现，在超过12位后，就必须借助各种校准方法来消除初期的非线性。而SAR是一种比较老式的模数转换器，特别适用于电流等突变型“瞬态”信号的收发；它的工作原理是从最高位到最低位逐一进行比较，其比较器的作用仅仅在于用来判断逼近值是否太高，是一个重复发生的闭环反馈过程，但该逼近值永远不等同于真实输入电压为其缺点。
最后一种delta-sigma(Δ-Σ)双斜积分型数据转换器是以电荷平衡式的方式进行，所不同之处在于：它的输入端还加上一个基准电压。输入电压Vin产生上行斜坡，基准电压Vref则用来产生下行斜坡(开关还是用FET)，由计数器分别对两个斜坡计数。通过测量两个斜坡的比值可以得到输入电压的测量值，此时所记录的时钟脉冲数目将会影响测量的精确度。
Δ-Σ积分型转换器鹤立鸡群
虽然可供选择的资料转换器有许多种，然而由于对高分辨率和高信噪比的需求日益高涨，在流水线和SAR架构开始往提高采样速率、增加每个采样速率节点的ENOB(有效比特数)，并极力提供更多通道的同时，积分型A/D Converter也逐渐脱颖而出，特别是在直流及低频应用更是屡见不鲜。(为说明方便，以下皆以ADC片面代表“数据转换器”之意)
所谓的积分型ADC是取多个采样的平均值，将它和噪音整型、数字滤波相结合，在增加分辨率的同时也能降低噪音干扰。虽然在转换及取样速度上居于劣势，但对于典型的传感器应用来说已绰绰有余。特别是delta-sigma和SAR架构，因结合了高精度“电容数字转换器”(CDC)和“阻抗数字转换器”(IDC)两种先进的信号处理技术和高集成度，广为采样率不到100万次采样/每秒(MSPS)的中低速高精度ADC所采用；其中又以delta-sigma架构由于在分辨率、线性度、信噪比、成本和负载功率等特性略胜一筹，在传感器数据采集的应用中更显得鹤立鸡群。
多年前，或许24位的高分辨率还只是个奢求；如今delta-sigma转换器利用“过采样”技术(over-sampling)实现了这个理想。通过不断重复采样并依实际情况赋予不同重要性的平均值，可把量化噪声分散给更多个频率成份；且调变器可修整杂音频谱的形状，还可作为差分信号的一个低通滤波器，将噪音排除在测量频率范围之外，移除绝大多数的杂音，进而得到高精准度的量测结果。聪明的数字滤波器还会去除经整型后的量化噪音，而取样器则会对调变器数据进行加权移动平均(Weight Moving Average)计算，以完成转换过程。
delta-sigma架构的优点是把大部份转换过程都移到数字领域，几乎可视为一个全数字化的元器件，使得高效能模拟和数字处理结合更容易。它包括一个调变器和数字滤波/取样器，其中调变器是由积分器、时钟型比较器和D/A转换器组成；不但在尺寸微缩和封装成本上享有相对优势，且因为只有2个输出，可在整个电压范围提供高度线性转换能力，使精准度大幅提高(最后的绝对精准度主要是由参考电压的精准度来决定)。
最终的输出数据速率则是由调变时钟速率/采样率所决定。然而它依然有美中不足之处：当一个delta-sigma转换器被多路重复使用时，必须将取样器和滤波器内的数据清空，以避免信道之间的信号互相干扰。这个清空再重新采集的过程可能导致必然的延迟现象，因而如何为可能受损的系统提供最低限度的紧急备援时间，或想方设法缩短延迟时间(往往以牺牲一定程度的噪音特性来达到消除延时的目的)，便成了各家一较长短的关键评比项目。
数字时代反成就模拟元器件的蓬勃
模拟元器件是否会随着数字时代的翩然来临而退位？答案显然是否定的。一路实地见证Analog发展的美国模拟器件公司(ADI)表示，除非人类彻头彻尾、从里到外全然数字化(当然，这并非我辈所乐见的场景，因为那将与机器人无异)，否则肩负沟通数字和模拟世界的放大器、数据转换器等搭桥关键元器件的增长，将不会停止；除了这股无所不在的市场推力，终端设备厂家竞相费心“讨好”人类感官、力求产品差异化，也成为另一股重要的成长动力。
以数字音频应用为例，虽然DSP能使接收器利用增加多信道来提高性能，但每个信道仍需一个独立的功率放大器以便按照人耳容易分辨和舒适的方式驱动输出信号。数码相机亦是如此，虽然DSP和MCU处理技术的进步已经以数字方式为快速地处理图象提供了所需的带宽，但那些图象的质量仍需依赖数码照相机模拟前端(AFE)中的高性能数据转换器的能力，来降低噪声并且增大动态范围。
数据转换技术的进步还使得AFE解决了其它常见的性能问题，例如降低功耗以延长电池的工作寿命，提高转换采样速率以提高照相机快门的速度，还有提高图像传感器的感光灵敏度以降低高分辨率照相机对闪光的要求。这些功能已经使得一个典型的数码照相机中的模拟半导体IC成本从几年前的不到2美元增加到如今的超过5美元。下一代的数码照相机可能需要价值高达15美元的模拟IC。
另一个启人疑窦的问题是：在集成的趋势蔚为风潮的时代，这个小东西是否会被“整合”进去？这倒也未必，业界普遍认为或许略有侵蚀现象，但整体市场应还是在增长中；一来因为未来应用只会更趋多元，二来在于制造工艺的考虑，想要将不同的工艺集成在一起，即便没有专利或操作上的问题，也得考虑这样做的结果是否符合成本效益。
A/D转换器的关键性效能指标
在此权衡成本与性能的过程中，ADI美国模拟器件公司高速信号处理部副总裁John Hussey汇集他多年经验，言简意赅地说：“随着市场的分化，转换速度和分辨率已不是惟一的衡量基准，效能指标正趋向多元发展。”对用户来说，最重要的是如何找到适合目标应用的产品；反之对供应商来说，谁能让更多用户满意，谁就是赢家。随后，他并说明几项业界所共同关注的指标。
数据转换速度(或以采样率度量之)：ADC的数据转换速度必须是所要采样目标带宽的2倍以上，如此才能满足数据信号的撷取和传递，减少漏失率(例如：需要采样的是50MB的带宽，则ADC最低的转换速度必须在100MHz以上)。
有效分辨率：视应用的侧重点而定。同样是示波器，一般示波器只需8位、可供肉眼分辨即可，但数字示波器的要求较高，须达到9位以上。那么，“究竟几位才够用？”由于转换速度、分辨率、精度和功耗四者之间先天上存在着trade-off问题，因此建议最好是依应用别的侧重点而定，这也是为何某些公司致力走12位～24位全线产品线的原因。
有效位数(Effective Number Of Bits，ENOB)：是噪声表示成全幅信号(full scale signal)和均方根噪声的比值，可利用解输出码总数的标准差来计算比特数实际的有效位数。通过调整输入采样速率和输出数据速率的频率比(ratio of the frequency)，可直接影响有效位数；只要增加每个输出结果的输入采样次数，有效位数也会增加，使得模拟数字转换器的有效分辨率因此提高。
信噪比(SNR, Signal to Noise Ratio)：指在转换时噪声所造成的意外能量，其值越高越好；只有尽量减少噪音的干扰，才能获取更清晰的信号，有利于系统的转换。这也是影响示波器性能的重要因素之一。
无寄生动态范围(SFDR)：SFDR数值越高，微弱信号在频带中抗串音干扰的能力就越强，可避免基站近距离的强力干扰，对增加呼叫容量和降低掉话数越形重要，和前述SNR同为通信产业的重中之重。
精确度：这里需特别澄清的是，精度虽和分辨率的关系匪浅，但尚需考虑ENOB的影响，同样是12位的分辨率，因为ENOB的不同，最后的精确度也各异，可能提升至14位或16位不等。
差分非线性(DNL)和积分非线性(INL)的误差：简言之，前者指的是实际转换函数与直线之间的误差，也就是两个相邻码的宽度相差值；而后者是指偏移误差和增益误差皆被修正后，实际输出码和理想输出码之间的差异。两者都深深影响着最终实际的分辨率，也就是制造商所谓保证不丢失代码的分辨率。
电路布局：开放环和闭锁环的不同，对DNL(差分非线性误差)要求也不同。DNL对显示设备或成像应用影响甚巨，尤其是闭锁环结构，由于有陷入“死循环”的顾忌，对DNL的要求会更趋严苛。
功耗：转换速度、精确度和功耗三者之间由于存在trade-off的关系，往往一再上演着拉锯战。以microcell基站为例，要保有通话质量，固然希望速度和精度越高越好，但伴之而来的大功耗，可能导致散热不良，反而拖累系统可靠性。
图二
芯片封装：关系到器件的尺寸，在便携式的消费类电子应用中关切尤甚。
集成程度：是否集成处理器内核、电容数字转换器、容性传感器，以及各式各样的接口？
“数字技术可信赖的优势，只有当它和模拟技术的能力一样好时才能体现出来”，John Hussey特别指出。如果没有重大而同步的模拟技术创新，那么数字革命的效果可能黯然失色！事实上，用数字方式捕获信息的领域越多，所必须完成的数模转换和还原的数据就越多——不论是实时的语音传输、音频信号还是视频图象。蜂窝手机的微小化、高端汽车音响系统的高音质，以及数字电视的高清晰度，不仅是智能电路设计、先进制造工艺和高性能数字处理技术的产物，更是模拟设计不断进行演进的结果。
近在咫尺的的应用实例
据DataBeans市场调查公司估计，为一个电子终端产品设计每增加1美元的数字集成电路，约需价值达1.4美元的模拟IC来相互匹配及支撑。在卫生保健领域，大量数字资源的可用性和从固定的系统向便携式设备的转变正在推动对各种新的高性能模拟IC的需求。例如，在医学图象处理应用中，高速的数字计算允许医生观察高分辨率的CT扫描图象和超声设备图象以便更快更准确地评定重要器官或血管的状况。但是要想巧妙地利用这些新的性能，设计工程师必须通过提高信道密度和改进AFE性能来增强其产品的信号捕获能力。
ADI高精度线性产品总监Patrick O’Doherty以医界电脑断层扫描仪(CT Scanner)举例说明，在仪器外壳上有数以万计的模拟组件以圆周分布其上，且有几个扫描断面，就需有几个ADC，格外需要做到高精度，以避免外界干扰导致误诊；另一方面，因为要在有限空间中塞进这么多的ADC，尺寸和功耗的老问题依然如梗在喉。其信号传输路径如图4所示。
从信号链上可看出，光电二极管在输入电流后，须经电压/电流转换，通过开关积分器、MUX和低噪声的可编程增益放大器后，由一个高精度、分辨率在16位～18位的ADC，以符合整个系统的分辨率要在20几位以上的要求。据分析家估计，二维(2-D)和三维(3-D)医学图象处理应用将为模拟IC提供15亿美元的市场。
图三
面对有人追问：“何种架构才是主流？”的问题，“各取所需”恐怕才是最好的作法；一般而言，pipeline适用于高速传输，delta-sigma适用于温度、速度等渐变型信号的处理，而SAC-switch特别适用于瞬态电流的突变型信号测量。ADI补充说，除了高投入以外，凭借专业经验和应用别的结合也很重要。因为一个有经验的公司会根据不同的应用使用不同的工艺，决定采用CMOS、BiPolar或混合工艺，以有效地将数字和模拟集成在同一个芯片上。
结语
时钟速率、输入频率和工作温度是影响转换器性能的3个参数，而噪音特性、失真特性和寄生特性则是对高速ADC危害最深的3个变数，它们是时钟速率和输入频率的函数。理论上，如果使用最大的时钟速率，就可得到更快的数据转换速度。然而如此做却有一个严重的副作用：当时钟速率提高时，CMOS电路的功耗也会以同样速率增加。若功耗不是问题，则可采用更高的输出速率，然后将多个取样值平均，使得效能进一步提升。
在n倍速竞争时代，速度几乎已成了共同竞逐的目标。殊不知，在特定分辨率下，多数应用并不需要市场上最快的转换器，而只需要“足够快”的转换器；是一种最适的概念，而非走极端值。相对而言，与其把焦点单一聚集在速度上，还不如从改善ENOB、降低功耗和总体成本着手。升级问题则是另一个必要的考虑，对于制造商而言，以“引脚兼容”作为升级途径是常见的方式，使用户能够把某项设计无缝升级到更高的分辨率或时钟速率。
数据转换器(Data Converter)，就像一个双面传译官一样，它的尽职与否，深深牵动着模拟与数字双方是否能毫无隔阂地、畅快无误地进行交谈。继约莫1年前为读者探讨过“ADC未来两大发展主轴：高速化与整合化”后，本期我们再度对模拟世界中这个不可或缺、却起到关键作用的小螺丝钉做一深度的检视。
随着人类对数字生活的依赖日深，模拟器件的生存空间不仅未见萎缩，反而有愈见兴旺之态。原因无他，归根究底只有一个源头：真实的感官世界，是由无数个连续弦波穿梭在发送端和接收端之间，我们称之为“模拟信号”；而所有声音、压力、温度和电力等这些模拟信号的数字化过程，都必须经过“数据转换器”这个魔法盒的点化，才能跟另一头的世界取得沟通。
这样的中继站依转换流向的不同而分为两种：模数转换器(ADC)──将现实世界的模拟信号转换成易于处理、传送和存储的0与1数字方波，以及数模转换器(DAC)──将经过DSP(数字信号处理器)运算的数字信号还原成 “逼真”的模拟信号，如图1所示。为何用“逼真”形容？因为众所周知，在沟通这两个截然不同的世界时，还必须借由放大器等外围器件的相助一臂之力，才能功德圆满。在这样一个转化的过程中，不免有些能量的流失；此时谁家的衰减度越低，就能更贴近于真实的世界。
市场细分让不同架构的
ADC各擅胜场
图一
因为应用市场的细分发展，依侧重点的不同近来数据转换器在选角上的考虑也各有所长：1.高速：指采样率>10 MSPS (Million Samples Per Second)、分辨率8位～16位，主要应用于通信、仪器仪表、图象处理系统中；2.高分辨率：分辨率多在16位以上，主要应用于仪器仪表、工业控制、数据采集、医用设备、光纤通信、音频、电机控制、测试和测量设备中；3.通用型：一般速率<10 MSPS、分辨率8位～14位，主要应用于测试和测量、工业控制、通信、计算机、军事和航空航天、音频系统中。
若把高性能的模拟/数字转换器(A/D Converter)和一个微控制器(MCU)结合在一起，就是一个典型通过电路实现的传感器，其重要性可见一斑。为深入窥视数据转换器与应用趋势的匹配状况，我们先从它的技术规格开始探讨。数据转换器从架构上可分为几大类：闪速(Flash)、流水线(pipeline)、逐次逼近寄存(SAR)以及斜率积分型(又分delta-sigma双斜率和多斜率)。
闪速因为只有一排比较器，输出只能简单地显示输入电压出现的范围，必须以一组精密电阻来产生精确的阶梯电压；且比较器的输出要转换成二进制，并暂存起来以备计算机等读取。顾名思义，闪速是以优异的快速度见长，但由于受限于每个代码都需要一个n位精度的比较器，在面积和成本必会随着2n等比例成长的压力下(n为比特数)，单靠“高速”这惟一诱因，似乎显得寡不敌众。虽然有业者研发出一种名为“折叠式”的电路技术能借此减少比较器的数量，但碍于技术和执行成本，分辨率超过8 bit便难寻芳踪，始终未能让它跻身主流架构之列。
除非只想提高速度，宁愿弃散热和损耗于不顾，否则闪速的确不是好的备选方案，所幸“流水线式”的兴起缓解了这个难题，至今仍是8位应用领域普遍认为最适的解决方案，是中低端通信工作的最爱；但经过无数次市场历练发现，在超过12位后，就必须借助各种校准方法来消除初期的非线性。而SAR是一种比较老式的模数转换器，特别适用于电流等突变型“瞬态”信号的收发；它的工作原理是从最高位到最低位逐一进行比较，其比较器的作用仅仅在于用来判断逼近值是否太高，是一个重复发生的闭环反馈过程，但该逼近值永远不等同于真实输入电压为其缺点。
最后一种delta-sigma(Δ-Σ)双斜积分型数据转换器是以电荷平衡式的方式进行，所不同之处在于：它的输入端还加上一个基准电压。输入电压Vin产生上行斜坡，基准电压Vref则用来产生下行斜坡(开关还是用FET)，由计数器分别对两个斜坡计数。通过测量两个斜坡的比值可以得到输入电压的测量值，此时所记录的时钟脉冲数目将会影响测量的精确度。
Δ-Σ积分型转换器鹤立鸡群
虽然可供选择的资料转换器有许多种，然而由于对高分辨率和高信噪比的需求日益高涨，在流水线和SAR架构开始往提高采样速率、增加每个采样速率节点的ENOB(有效比特数)，并极力提供更多通道的同时，积分型A/D Converter也逐渐脱颖而出，特别是在直流及低频应用更是屡见不鲜。(为说明方便，以下皆以ADC片面代表“数据转换器”之意)
所谓的积分型ADC是取多个采样的平均值，将它和噪音整型、数字滤波相结合，在增加分辨率的同时也能降低噪音干扰。虽然在转换及取样速度上居于劣势，但对于典型的传感器应用来说已绰绰有余。特别是delta-sigma和SAR架构，因结合了高精度“电容数字转换器”(CDC)和“阻抗数字转换器”(IDC)两种先进的信号处理技术和高集成度，广为采样率不到100万次采样/每秒(MSPS)的中低速高精度ADC所采用；其中又以delta-sigma架构由于在分辨率、线性度、信噪比、成本和负载功率等特性略胜一筹，在传感器数据采集的应用中更显得鹤立鸡群。
多年前，或许24位的高分辨率还只是个奢求；如今delta-sigma转换器利用“过采样”技术(over-sampling)实现了这个理想。通过不断重复采样并依实际情况赋予不同重要性的平均值，可把量化噪声分散给更多个频率成份；且调变器可修整杂音频谱的形状，还可作为差分信号的一个低通滤波器，将噪音排除在测量频率范围之外，移除绝大多数的杂音，进而得到高精准度的量测结果。聪明的数字滤波器还会去除经整型后的量化噪音，而取样器则会对调变器数据进行加权移动平均(Weight Moving Average)计算，以完成转换过程。
delta-sigma架构的优点是把大部份转换过程都移到数字领域，几乎可视为一个全数字化的元器件，使得高效能模拟和数字处理结合更容易。它包括一个调变器和数字滤波/取样器，其中调变器是由积分器、时钟型比较器和D/A转换器组成；不但在尺寸微缩和封装成本上享有相对优势，且因为只有2个输出，可在整个电压范围提供高度线性转换能力，使精准度大幅提高(最后的绝对精准度主要是由参考电压的精准度来决定)。
最终的输出数据速率则是由调变时钟速率/采样率所决定。然而它依然有美中不足之处：当一个delta-sigma转换器被多路重复使用时，必须将取样器和滤波器内的数据清空，以避免信道之间的信号互相干扰。这个清空再重新采集的过程可能导致必然的延迟现象，因而如何为可能受损的系统提供最低限度的紧急备援时间，或想方设法缩短延迟时间(往往以牺牲一定程度的噪音特性来达到消除延时的目的)，便成了各家一较长短的关键评比项目。
数字时代反成就模拟元器件的蓬勃
模拟元器件是否会随着数字时代的翩然来临而退位？答案显然是否定的。一路实地见证Analog发展的美国模拟器件公司(ADI)表示，除非人类彻头彻尾、从里到外全然数字化(当然，这并非我辈所乐见的场景，因为那将与机器人无异)，否则肩负沟通数字和模拟世界的放大器、数据转换器等搭桥关键元器件的增长，将不会停止；除了这股无所不在的市场推力，终端设备厂家竞相费心“讨好”人类感官、力求产品差异化，也成为另一股重要的成长动力。
以数字音频应用为例，虽然DSP能使接收器利用增加多信道来提高性能，但每个信道仍需一个独立的功率放大器以便按照人耳容易分辨和舒适的方式驱动输出信号。数码相机亦是如此，虽然DSP和MCU处理技术的进步已经以数字方式为快速地处理图象提供了所需的带宽，但那些图象的质量仍需依赖数码照相机模拟前端(AFE)中的高性能数据转换器的能力，来降低噪声并且增大动态范围。
数据转换技术的进步还使得AFE解决了其它常见的性能问题，例如降低功耗以延长电池的工作寿命，提高转换采样速率以提高照相机快门的速度，还有提高图像传感器的感光灵敏度以降低高分辨率照相机对闪光的要求。这些功能已经使得一个典型的数码照相机中的模拟半导体IC成本从几年前的不到2美元增加到如今的超过5美元。下一代的数码照相机可能需要价值高达15美元的模拟IC。
另一个启人疑窦的问题是：在集成的趋势蔚为风潮的时代，这个小东西是否会被“整合”进去？这倒也未必，业界普遍认为或许略有侵蚀现象，但整体市场应还是在增长中；一来因为未来应用只会更趋多元，二来在于制造工艺的考虑，想要将不同的工艺集成在一起，即便没有专利或操作上的问题，也得考虑这样做的结果是否符合成本效益。
A/D转换器的关键性效能指标
在此权衡成本与性能的过程中，ADI美国模拟器件公司高速信号处理部副总裁John Hussey汇集他多年经验，言简意赅地说：“随着市场的分化，转换速度和分辨率已不是惟一的衡量基准，效能指标正趋向多元发展。”对用户来说，最重要的是如何找到适合目标应用的产品；反之对供应商来说，谁能让更多用户满意，谁就是赢家。随后，他并说明几项业界所共同关注的指标。
数据转换速度(或以采样率度量之)：ADC的数据转换速度必须是所要采样目标带宽的2倍以上，如此才能满足数据信号的撷取和传递，减少漏失率(例如：需要采样的是50MB的带宽，则ADC最低的转换速度必须在100MHz以上)。
有效分辨率：视应用的侧重点而定。同样是示波器，一般示波器只需8位、可供肉眼分辨即可，但数字示波器的要求较高，须达到9位以上。那么，“究竟几位才够用？”由于转换速度、分辨率、精度和功耗四者之间先天上存在着trade-off问题，因此建议最好是依应用别的侧重点而定，这也是为何某些公司致力走12位～24位全线产品线的原因。
有效位数(Effective Number Of Bits，ENOB)：是噪声表示成全幅信号(full scale signal)和均方根噪声的比值，可利用解输出码总数的标准差来计算比特数实际的有效位数。通过调整输入采样速率和输出数据速率的频率比(ratio of the frequency)，可直接影响有效位数；只要增加每个输出结果的输入采样次数，有效位数也会增加，使得模拟数字转换器的有效分辨率因此提高。
信噪比(SNR, Signal to Noise Ratio)：指在转换时噪声所造成的意外能量，其值越高越好；只有尽量减少噪音的干扰，才能获取更清晰的信号，有利于系统的转换。这也是影响示波器性能的重要因素之一。
无寄生动态范围(SFDR)：SFDR数值越高，微弱信号在频带中抗串音干扰的能力就越强，可避免基站近距离的强力干扰，对增加呼叫容量和降低掉话数越形重要，和前述SNR同为通信产业的重中之重。
精确度：这里需特别澄清的是，精度虽和分辨率的关系匪浅，但尚需考虑ENOB的影响，同样是12位的分辨率，因为ENOB的不同，最后的精确度也各异，可能提升至14位或16位不等。
差分非线性(DNL)和积分非线性(INL)的误差：简言之，前者指的是实际转换函数与直线之间的误差，也就是两个相邻码的宽度相差值；而后者是指偏移误差和增益误差皆被修正后，实际输出码和理想输出码之间的差异。两者都深深影响着最终实际的分辨率，也就是制造商所谓保证不丢失代码的分辨率。
电路布局：开放环和闭锁环的不同，对DNL(差分非线性误差)要求也不同。DNL对显示设备或成像应用影响甚巨，尤其是闭锁环结构，由于有陷入“死循环”的顾忌，对DNL的要求会更趋严苛。
功耗：转换速度、精确度和功耗三者之间由于存在trade-off的关系，往往一再上演着拉锯战。以microcell基站为例，要保有通话质量，固然希望速度和精度越高越好，但伴之而来的大功耗，可能导致散热不良，反而拖累系统可靠性。
图二
芯片封装：关系到器件的尺寸，在便携式的消费类电子应用中关切尤甚。
集成程度：是否集成处理器内核、电容数字转换器、容性传感器，以及各式各样的接口？
“数字技术可信赖的优势，只有当它和模拟技术的能力一样好时才能体现出来”，John Hussey特别指出。如果没有重大而同步的模拟技术创新，那么数字革命的效果可能黯然失色！事实上，用数字方式捕获信息的领域越多，所必须完成的数模转换和还原的数据就越多——不论是实时的语音传输、音频信号还是视频图象。蜂窝手机的微小化、高端汽车音响系统的高音质，以及数字电视的高清晰度，不仅是智能电路设计、先进制造工艺和高性能数字处理技术的产物，更是模拟设计不断进行演进的结果。
近在咫尺的的应用实例
据DataBeans市场调查公司估计，为一个电子终端产品设计每增加1美元的数字集成电路，约需价值达1.4美元的模拟IC来相互匹配及支撑。在卫生保健领域，大量数字资源的可用性和从固定的系统向便携式设备的转变正在推动对各种新的高性能模拟IC的需求。例如，在医学图象处理应用中，高速的数字计算允许医生观察高分辨率的CT扫描图象和超声设备图象以便更快更准确地评定重要器官或血管的状况。但是要想巧妙地利用这些新的性能，设计工程师必须通过提高信道密度和改进AFE性能来增强其产品的信号捕获能力。
ADI高精度线性产品总监Patrick O’Doherty以医界电脑断层扫描仪(CT Scanner)举例说明，在仪器外壳上有数以万计的模拟组件以圆周分布其上，且有几个扫描断面，就需有几个ADC，格外需要做到高精度，以避免外界干扰导致误诊；另一方面，因为要在有限空间中塞进这么多的ADC，尺寸和功耗的老问题依然如梗在喉。其信号传输路径如图4所示。
从信号链上可看出，光电二极管在输入电流后，须经电压/电流转换，通过开关积分器、MUX和低噪声的可编程增益放大器后，由一个高精度、分辨率在16位～18位的ADC，以符合整个系统的分辨率要在20几位以上的要求。据分析家估计，二维(2-D)和三维(3-D)医学图象处理应用将为模拟IC提供15亿美元的市场。
图三
面对有人追问：“何种架构才是主流？”的问题，“各取所需”恐怕才是最好的作法；一般而言，pipeline适用于高速传输，delta-sigma适用于温度、速度等渐变型信号的处理，而SAC-switch特别适用于瞬态电流的突变型信号测量。ADI补充说，除了高投入以外，凭借专业经验和应用别的结合也很重要。因为一个有经验的公司会根据不同的应用使用不同的工艺，决定采用CMOS、BiPolar或混合工艺，以有效地将数字和模拟集成在同一个芯片上。
结语
时钟速率、输入频率和工作温度是影响转换器性能的3个参数，而噪音特性、失真特性和寄生特性则是对高速ADC危害最深的3个变数，它们是时钟速率和输入频率的函数。理论上，如果使用最大的时钟速率，就可得到更快的数据转换速度。然而如此做却有一个严重的副作用：当时钟速率提高时，CMOS电路的功耗也会以同样速率增加。若功耗不是问题，则可采用更高的输出速率，然后将多个取样值平均，使得效能进一步提升。
在n倍速竞争时代，速度几乎已成了共同竞逐的目标。殊不知，在特定分辨率下，多数应用并不需要市场上最快的转换器，而只需要“足够快”的转换器；是一种最适的概念，而非走极端值。相对而言，与其把焦点单一聚集在速度上，还不如从改善ENOB、降低功耗和总体成本着手。升级问题则是另一个必要的考虑，对于制造商而言，以“引脚兼容”作为升级途径是常见的方式，使用户能够把某项设计无缝升级到更高的分辨率或时钟速率。