论文部分内容阅读
问:什么是直接数字合成呢?
答:直接数字合成(DDS)是一种产生模拟波形的方法-通常是正弦波，方式是透过在数字形式下产生时间变化信号，然后进行数字模拟转换的动作。因为在DDS组件中操作主要是数字式，它可提供输出频率之间快速的切换，细微的频率分辨率，以及在宽广频谱范围内操作。运用设计与制程上的先进技术，今天的DDS组件是非常小巧而且耗电非常低的。
问:为什么人们要使用直接数字合成器(DDS)呢?难道没有其它更容易产生频率的方法吗?
答:对许多产业而言，能够准确地产生并控制不同频率与大小的波形已经成为关键的共通需求。无论是为通信之用提供低相位噪声变频的敏捷电源与良好的寄生效能，或是只要产生一频率做为工业或生医测试设备应用的激发信号，便利，紧凑与低成本都是重要的设计考虑。
设计者在频率产生上有许多可能性，范围从适用非常高频率合成以锁相回路(PLL)为基础的技术，到以动态编程数字模拟转换器(DAC)输出产生低频下的任意波形。但是DDS技术在解决频率(或波形)产生需求上正快速地在通信与工业应用领域被接受，原因在于单芯片IC组件能轻易产生可编程模拟输出波形与高分辨率和准确性。
甚至于，由于制程技术与设计的不断提升，已经让成本与功率消耗水平达到以前所无法想象的低。举例来说，AD9833，这颗以DDS为基础的可编程波形产生器(图1)，操作在5.5V，具25MHz频率，最大消耗功率30毫瓦。
问:使用DDS主要的好处是什么?
答:DDS组件像是AD9833是透过一高速串行周边接口(SPI)来编程，且仅需要一个外部频率产生简单的正弦波。现已供货的DDS组件，可产生从低于1Hz最高到400MHz(基于1GHz频率)的频率范围。它们的低功率，低成本，单一小型封装，结合它们固有优异的性能与数字编程输出波形的能力等诸多好处，都让DDS组件成为一项极具吸引力的解决方案—比起分离组件聚集而成较少弹性的解决方案更令人满意。
问:我可以用典型的DDS组件来产生什么样的输出?
答:DDS组件不限于纯正弦波输出。图2显示从AD9833产生的方波、三角波与正弦波等输出型式。
问:DDS组件如何产生正弦波呢?
答:这里是DDS组件内部电路的解构说明:它的主要组件有相位累加器─用以相位-振幅转换(经常是正弦波查找表)，和DAC(数字模拟转换器)。这些方块如图3所示。
DDS在给定频率下，会产生一正弦波。该频率依二个变量而定：参考器-频率频率与被编程到频率缓存器的二进制数(调谐字符)。
频率缓存器中的二进制数提供主要输入给相位累加器。假设用到正弦查找表，则相位累加器会为查找表计算出相位(角度)地址，输出振幅的输出值—相当于正弦波的相位角度---至DAC。换句话说，DAC将数字转换成模拟电压或电流的相应值。为产生固定频率正弦波，常数值(相位增量—由二进制数决定)会在每个频率周期时被加到相位累加器中。假设相位增量很大，相位累加器将会经由正弦波查找表快速前进，因此产生一个高频正弦波。假设相位增量很小，则相位累加器会因为产生较慢的波形，所花的阶数更多。
问:你所说完整的DDS是什么意思?
答:将D/A转换器与DDS整合到单芯片上就是为人所知的完整DDS解决方案，ADI所有的DDS解决方案做法都相同。
问:让我们多谈一下相位累加器。它的动作原理是什么?
答:连续时间正弦波信号有0～2π的重复角度相位范围。数字的实现方法是没有不同的。计数器的携带功能让相位累加器得以扮演像是在DDS实现上相位轮盘的角色。
为了解这个基本功能，我们将正弦波振荡可视化，当作是相位圈周围的向量转换(参见图4)。每个相位轮盘上的指定点对应到正弦波周期上的点。当向量在轮盘周围转动，可看到正弦角度产生相对应的输出正弦波。沿相位轮盘以固定速度转一圈的向量，会产生完整的输出正弦波周期。相位累加器会伴随沿着相位轮盘转动之向量的线性转动而产生出相对应空间的角度值。相位累加器的内容会与输出正弦波之周期上的点相符合。
相位累加器实际上就是一个modulo-M计数器，每当其接收到一组频率脉冲时，就会将其所储存的数值增加。增加值的大小会依据二进制码输入字符（M）来决定。该字符所产生出来的相位阶大小会介于更新的参考频率（reference-clock）之间；这将可以用来对在相位轮盘上有多少点可以被省略掉做出有效的设定。如果点与点间的距离越大，相位累加器的溢出以及完成等量的正弦波周期就会越快。位于相位轮盘中个别相位点的数量乃是依据相位累加器的分辨率（n）而定，而这也会决定DDS的调谐分辨率。对于一组n = 28位的相位累加器来说，0000 … 0001的M值会导致相位累加器在 228参考频率周期（累加）之后产生溢出的状况。假如M值改变至0111 … 1111，相位累加器就会在2参考频率周期（耐奎斯特所需的最小值）之后产生溢出的状况。这种关系可以利用针对DDS架构之基本调谐方程式加以计算出来：
four=M×fc/2n
其中：
fout = DDS的输出频率
M = 二进制调谐字符
fc = 内部参考频率频率（系统频率）
n =相位累加器的长度，以位表示
M值的改变会导致在输出频率上产生立即以及相位延续（phase-continuous）的变化。在此，如同锁相回路（PLL）中的回路趋稳时间（loop settling time）是不会产生的。
随着输出频率的增加，每个周期的取样数量会随之降低。由于取样理论中提到，每个周期中至少需要有两次的取样，以便重新建立输出波形，因此可以得出DDS的最大基本输出频率是fc / 2。然而在实际的应用领域上，输出频率的限制会比此基本输出频率稍微再低一些，以便改善重建波形的质量，同时也可以使得输出部分的滤波得以进行。
在产生出恒定的频率时，相位累加器的输出会以线性方式增加，因此其所产生出来的模拟波形会具有斜坡的特性。
问:那么线性输出是如何转换成正弦波的呢？
答:在将相位累加器的实时输出值（以AD9833而言是28位）─具有可以藉由截短的方法去删除掉的不必要又不具意义的位─转换为显示在（10位）数字模拟转换器上之正弦波的振幅信息时，会使用一份相位对振幅（phase – to – amplitude ）查找表作为依据。DDS的架构将正弦波的对称特性加以活用，并且利用映像逻辑（mapping logic）将来自于相位累加器的四分之一周期数据合成为一组完整的正弦波。相位对振幅查找表藉由正向读取来产生出其余的数据。图5中所示为利用图形方式所展示的架构。
问:DDS最常被应用于什么方面？
答:目前采用以DDS为基础的波形产生应用领域分别有两大类别：对于需要具有绝佳相位噪声以及低寄生性能的灵敏频率源之通信系统而言，设计工程师通常会选择DDS作为其频谱性能与频率调谐分辨率的结合之用。这类型的应用包含了使用DDS进行调变，像是作为增进总体频率可调谐性之PLL参考值，或是本地振荡器（LO），或甚至用来作为直接RF传输。
另一种类别则是有许多的工业与免疫生物应用领域，利用DDS作为可编程的波形产生器。由于DDS可以采用数字化的方式进行编程，因此其波形的相位与频率可以很轻易的加以调整，而不需要改变其外部的组件，但是若使用传统的模拟式编程波形产生器，则通常都必须要修改外部组件。DDS允许以实时的方式对频率做简单的调整，以便对于共振频率加以定位，或是对温度的漂移进行补偿。
这类型的应用领域包含了在可调节频率源中使用DDS，以便量测其阻抗（例如：以阻抗为基础的传感器），或是产生作为微驱动（micro-actuation）之用的脉冲波调变信号，或是用来检测局域网络缆线或是电话缆线中的衰减。
问:对于设计工程师来说，在设计可以实际应用的设备与系统时，你认为DDS所具有的关键性优点为何？
答:目前在通信系统以及传感器应用领域中，在成本上具有竞争性，同时又具有高性能以及功能整合性的DDSICs变得越来越普遍。对于设计工程师而言，这些组件能够吸引他们的优点包含有：
● 可以用数字方式加以控制的微赫兹（micro-hertz）频率调节功能以及次等级（subdegree）的相位调节能力。
● 在调节输出频率（或是相位）上具有极快的跳跃速度（hopping speed）；不具有过多／不足或是与模拟相关连的回路趋稳时间异常状况的相位延续频率跳跃。
● DDS的数字化架构可以使得手动调节、与组件时效相关的微调、以及在模拟式合成器解决方案中的温度漂移等之需求都得以省却。
● 对于一个系统可以使用远程控制并且能够在处理器的控制下，以高分辨率进行最佳化的环境而言，DDS架构的数字化控制接口使其能够轻易的实现。
问:我要如何在FSK编码上使用DDS组件？
答:二进制的频移键控（frequency-shift keying，FSK）乃是最简单的数据编码形式之一。数据的传输乃是藉由将连续载具的频率予以位移至两组个别独立频率（因此称为二进制）中的一组频率上来达成。一组频率f1（可能较高）会被指定为标记频率（mark frequency）（binary one），而另一组频率f0则称为空间频率（space frequency）（binary zero）。图6所示的范例中，所显示的是标记 - 空间数据以及已经传输信号两者之间的关系。
这个编码架构利用DDS可以很轻易的达成。代表输出频率的DDS频率调节字符被赋予适当的值，以便在当它们以0s与1s的形式被传输时，可以产生出f0以及f1。使用者可以在进行传输之前，将两组必要的调节字符予以编程并存入组件当中。在使用AD 9834的情况下，有两组频率缓存器可供使用，这将使得FSK编码更加的易于达成。组件上有一组预留的接脚（FSELECT），可以用来接收调变信号，并且选择适当的调节字符（或是频率缓存器）。图7中的方块图所展示的是FSK编码的一种简单完成方法。
问:那么有关PSK编码技术呢?
答:相移键控(PSK)是另一种数据编码格式。在PSK中，载波频率保持固定，发送信号的相位会因传递信息而变化。
电路设计要实现PSK，最简单广为人知的就是二进制PSK(BPSK)─只要使用二个信号相位，0ｏ和180ｏ。BPSK对逻辑1输入提供0?相位编码，对逻辑0输入提供180ｏ相位偏移。每个位的状态根据前面的位状态来决定。假设波形相位没有改变，则信号状态维持相同(低或高)。假设波相位反向(180ｏ变化)，则信号状态跟着变化(从低变高，或从高变低)。
PSK编码用DDS IC可以很容易地实现。大部份这类组件有单独的输入缓存器(相位缓存器)，可用相位值来载入。这个值可直接被加进载波相位而不用改变其频率。改变此缓存器内容来调整载波相位，因此产生PSK输出信号。针对需要高速调变的应用，AD9834藉用一只专用触发输入脚位(PSELECT)来选择预先加载的相位缓存器，在两缓存器之间轮流选用，依需要来调整载波。
还有更多复杂的PSK形式是运用4或8个波形相位。这样能让二进制数据每周期变化以比可能用BPSK调变更快的速率来传送。在四相位调变(正交PSK或QPSK)，可能的相位角度为0ｏ、90ｏ、-90ｏ和180ｏ;每个相移可代表二个信号元素。AD9830、AD9831、AD9832、AD9835都提供四相位缓存器，让复杂的相位调变电路藉由将不同的相位偏置不断地更新到缓存器来实现。
问:多重DDS组件可以被同步化做为I-Q功能吗?
答:使用二个单颗DDS组件在相同主控频率操作下输出二个信号是可能的，它们的相位关系可以直接被控制。在图8中，二颗AD9834用一个参考频率加以编程，以及用相同重设脚位来更新这二颗组件。使用这样的设定方式，是有可能来做I-Q调变的。
在上电之后与转换任何数据至DDS之前，必须确定重设(reset)功能。如此做法将DDS输出设定成已知的相位，当作允许多重DDS组件同步化的相同参考点。当新的数据被同时传送到多重DDS组件，则一致的相位关系可以被保留，且它们相关的相位偏移可经由相位偏移缓存器如预期地被偏移。AD9833和 AD9834具有12位相位分辨率与0.1ｏ有效的分辨率。[欲知同步化多重DDS组件详细信息，请参见应用指南AN-605。]
示波器的抖动是由热噪声，在示波器电子电路不稳定，经由电源轨、地线甚至输出连接的外部干扰所引起。其它方面的影响还包括外部电磁场，如来自附近收发器的RF干扰，会使抖动影响到示波器的输出。甚至于简单的放大器、变频器或缓冲器都会将抖动带给信号。
因此DDS组件的输出将会增加某种数量的抖动。由于每个频率本身就有抖动程度，所以在一开始时选择低抖动的示波器甚为关键。将高频频率的频率除频，是降低抖动的一种方法。运用除频，相同数量的抖动会在较长的期间内发生，降低它的系统时间的比率。
一般来说，要降低必要的抖动信号源与避免导入额外的信号源，应该要使用稳定的参考频率，避免使用转换缓慢的信号与电路，而要使用最可行的参考频率允许增加的过取样。
免寄生动态范围(SFDR)与基本信号的最高位准和任何寄生信号(包括锯齿波(混迭)信号和频谱中调谐相关频率组件等)最高位准之间的比例有关。高质量示波器一开始设计就具有极佳的SFDR是至关重要的。
在与其它通信频道和应用共享的频谱上的应用，SFDR是很重要的规格。假设收发器的输出将寄生信号传给其它频带，它们就会破坏或干扰邻近的信号。
图10所示为具50MHz主频率的AD9834(10位DDS)典型输出图。在(a)中，它的输出频率确实为主频率频率(MCLK)的1/3。由于对频率明智的选择，因此在25MHz窗口中没有谐波频率，锯齿波(或混迭)是最小的，且杂散寄生变化表现优异，所有寄生信号至少低于信号(SFDR=80dB)80dB。较低频率设于(b)中，有更多点形成波形(但对真正干净的波形还是不够)，并提供更真实的画面;最大的寄生信号，在第二谐振频率，大约低于信号(SFDR=50dB)50dB。
问:你们有编程工作更加简单并预测出DDS效能如何的工具吗?
答:我们的在线互动设计工具就是用来选择调谐字符，给定参考频率与想要输出频率或是相位的辅助工具。当选择所需的频率，则理想的输出谐波就会在外部重建滤波器被应用到之后出现。范例如图11所示。为主要影像与谐波所需，我们也提供表格数据。
问:这些工具将如何帮助我编程DDS呢?
答:它所需要的只是你要的频率输出与系统的参考频率频率。这个设计工具将会输出编程该组件必要的完整编程序列。在图 12范例中，MCLK设为25MHz，而想要的输出频率设成10MHz。只要按下更新钮，编程DDS组件的全部编程序列就会被包含在Init Sequence缓存器中。
问:我该如何评估你们的DDS组件呢?
答:所有DDS组件都有一块评估板可供购买。它们附有专用软件，让使用者收到板子后几分钟内就能简单地测试/评估组件。每块评估板有附有技术笔记，包含电路图信息，并显示最佳建议的电路板设计与布局练习。
问:我可以在那里找到有关DDS组件更多的信息?
答:DDS 主页面位于 www.analog.com/dds
连结至设计工具可造访http://www.analog.com/Analog_Root/static/techSupport/interactiveTools/#dds
深度的DDS技术教材可造访http://www.analog.com/UploadedFiles/Tutorials/450968421DDS_Tutorials_rev12-2-99.pdf。
AN-605可至以下网址:http://www.analog.com/UploadedFiles/Application_Notes/3710928535190444148168447035AN605_0.pdf
最新的DDS选用指南可造访 http://www.analog.com/IST/SelectionTable/?selection_table_id=27。
“本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文”。
答:直接数字合成(DDS)是一种产生模拟波形的方法-通常是正弦波，方式是透过在数字形式下产生时间变化信号，然后进行数字模拟转换的动作。因为在DDS组件中操作主要是数字式，它可提供输出频率之间快速的切换，细微的频率分辨率，以及在宽广频谱范围内操作。运用设计与制程上的先进技术，今天的DDS组件是非常小巧而且耗电非常低的。
问:为什么人们要使用直接数字合成器(DDS)呢?难道没有其它更容易产生频率的方法吗?
答:对许多产业而言，能够准确地产生并控制不同频率与大小的波形已经成为关键的共通需求。无论是为通信之用提供低相位噪声变频的敏捷电源与良好的寄生效能，或是只要产生一频率做为工业或生医测试设备应用的激发信号，便利，紧凑与低成本都是重要的设计考虑。
设计者在频率产生上有许多可能性，范围从适用非常高频率合成以锁相回路(PLL)为基础的技术，到以动态编程数字模拟转换器(DAC)输出产生低频下的任意波形。但是DDS技术在解决频率(或波形)产生需求上正快速地在通信与工业应用领域被接受，原因在于单芯片IC组件能轻易产生可编程模拟输出波形与高分辨率和准确性。
甚至于，由于制程技术与设计的不断提升，已经让成本与功率消耗水平达到以前所无法想象的低。举例来说，AD9833，这颗以DDS为基础的可编程波形产生器(图1)，操作在5.5V，具25MHz频率，最大消耗功率30毫瓦。
问:使用DDS主要的好处是什么?
答:DDS组件像是AD9833是透过一高速串行周边接口(SPI)来编程，且仅需要一个外部频率产生简单的正弦波。现已供货的DDS组件，可产生从低于1Hz最高到400MHz(基于1GHz频率)的频率范围。它们的低功率，低成本，单一小型封装，结合它们固有优异的性能与数字编程输出波形的能力等诸多好处，都让DDS组件成为一项极具吸引力的解决方案—比起分离组件聚集而成较少弹性的解决方案更令人满意。
问:我可以用典型的DDS组件来产生什么样的输出?
答:DDS组件不限于纯正弦波输出。图2显示从AD9833产生的方波、三角波与正弦波等输出型式。
问:DDS组件如何产生正弦波呢?
答:这里是DDS组件内部电路的解构说明:它的主要组件有相位累加器─用以相位-振幅转换(经常是正弦波查找表)，和DAC(数字模拟转换器)。这些方块如图3所示。
DDS在给定频率下，会产生一正弦波。该频率依二个变量而定：参考器-频率频率与被编程到频率缓存器的二进制数(调谐字符)。
频率缓存器中的二进制数提供主要输入给相位累加器。假设用到正弦查找表，则相位累加器会为查找表计算出相位(角度)地址，输出振幅的输出值—相当于正弦波的相位角度---至DAC。换句话说，DAC将数字转换成模拟电压或电流的相应值。为产生固定频率正弦波，常数值(相位增量—由二进制数决定)会在每个频率周期时被加到相位累加器中。假设相位增量很大，相位累加器将会经由正弦波查找表快速前进，因此产生一个高频正弦波。假设相位增量很小，则相位累加器会因为产生较慢的波形，所花的阶数更多。
问:你所说完整的DDS是什么意思?
答:将D/A转换器与DDS整合到单芯片上就是为人所知的完整DDS解决方案，ADI所有的DDS解决方案做法都相同。
问:让我们多谈一下相位累加器。它的动作原理是什么?
答:连续时间正弦波信号有0～2π的重复角度相位范围。数字的实现方法是没有不同的。计数器的携带功能让相位累加器得以扮演像是在DDS实现上相位轮盘的角色。
为了解这个基本功能，我们将正弦波振荡可视化，当作是相位圈周围的向量转换(参见图4)。每个相位轮盘上的指定点对应到正弦波周期上的点。当向量在轮盘周围转动，可看到正弦角度产生相对应的输出正弦波。沿相位轮盘以固定速度转一圈的向量，会产生完整的输出正弦波周期。相位累加器会伴随沿着相位轮盘转动之向量的线性转动而产生出相对应空间的角度值。相位累加器的内容会与输出正弦波之周期上的点相符合。
相位累加器实际上就是一个modulo-M计数器，每当其接收到一组频率脉冲时，就会将其所储存的数值增加。增加值的大小会依据二进制码输入字符（M）来决定。该字符所产生出来的相位阶大小会介于更新的参考频率（reference-clock）之间；这将可以用来对在相位轮盘上有多少点可以被省略掉做出有效的设定。如果点与点间的距离越大，相位累加器的溢出以及完成等量的正弦波周期就会越快。位于相位轮盘中个别相位点的数量乃是依据相位累加器的分辨率（n）而定，而这也会决定DDS的调谐分辨率。对于一组n = 28位的相位累加器来说，0000 … 0001的M值会导致相位累加器在 228参考频率周期（累加）之后产生溢出的状况。假如M值改变至0111 … 1111，相位累加器就会在2参考频率周期（耐奎斯特所需的最小值）之后产生溢出的状况。这种关系可以利用针对DDS架构之基本调谐方程式加以计算出来：
four=M×fc/2n
其中：
fout = DDS的输出频率
M = 二进制调谐字符
fc = 内部参考频率频率（系统频率）
n =相位累加器的长度，以位表示
M值的改变会导致在输出频率上产生立即以及相位延续（phase-continuous）的变化。在此，如同锁相回路（PLL）中的回路趋稳时间（loop settling time）是不会产生的。
随着输出频率的增加，每个周期的取样数量会随之降低。由于取样理论中提到，每个周期中至少需要有两次的取样，以便重新建立输出波形，因此可以得出DDS的最大基本输出频率是fc / 2。然而在实际的应用领域上，输出频率的限制会比此基本输出频率稍微再低一些，以便改善重建波形的质量，同时也可以使得输出部分的滤波得以进行。
在产生出恒定的频率时，相位累加器的输出会以线性方式增加，因此其所产生出来的模拟波形会具有斜坡的特性。
问:那么线性输出是如何转换成正弦波的呢？
答:在将相位累加器的实时输出值（以AD9833而言是28位）─具有可以藉由截短的方法去删除掉的不必要又不具意义的位─转换为显示在（10位）数字模拟转换器上之正弦波的振幅信息时，会使用一份相位对振幅（phase – to – amplitude ）查找表作为依据。DDS的架构将正弦波的对称特性加以活用，并且利用映像逻辑（mapping logic）将来自于相位累加器的四分之一周期数据合成为一组完整的正弦波。相位对振幅查找表藉由正向读取来产生出其余的数据。图5中所示为利用图形方式所展示的架构。
问:DDS最常被应用于什么方面？
答:目前采用以DDS为基础的波形产生应用领域分别有两大类别：对于需要具有绝佳相位噪声以及低寄生性能的灵敏频率源之通信系统而言，设计工程师通常会选择DDS作为其频谱性能与频率调谐分辨率的结合之用。这类型的应用包含了使用DDS进行调变，像是作为增进总体频率可调谐性之PLL参考值，或是本地振荡器（LO），或甚至用来作为直接RF传输。
另一种类别则是有许多的工业与免疫生物应用领域，利用DDS作为可编程的波形产生器。由于DDS可以采用数字化的方式进行编程，因此其波形的相位与频率可以很轻易的加以调整，而不需要改变其外部的组件，但是若使用传统的模拟式编程波形产生器，则通常都必须要修改外部组件。DDS允许以实时的方式对频率做简单的调整，以便对于共振频率加以定位，或是对温度的漂移进行补偿。
这类型的应用领域包含了在可调节频率源中使用DDS，以便量测其阻抗（例如：以阻抗为基础的传感器），或是产生作为微驱动（micro-actuation）之用的脉冲波调变信号，或是用来检测局域网络缆线或是电话缆线中的衰减。
问:对于设计工程师来说，在设计可以实际应用的设备与系统时，你认为DDS所具有的关键性优点为何？
答:目前在通信系统以及传感器应用领域中，在成本上具有竞争性，同时又具有高性能以及功能整合性的DDSICs变得越来越普遍。对于设计工程师而言，这些组件能够吸引他们的优点包含有：
● 可以用数字方式加以控制的微赫兹（micro-hertz）频率调节功能以及次等级（subdegree）的相位调节能力。
● 在调节输出频率（或是相位）上具有极快的跳跃速度（hopping speed）；不具有过多／不足或是与模拟相关连的回路趋稳时间异常状况的相位延续频率跳跃。
● DDS的数字化架构可以使得手动调节、与组件时效相关的微调、以及在模拟式合成器解决方案中的温度漂移等之需求都得以省却。
● 对于一个系统可以使用远程控制并且能够在处理器的控制下，以高分辨率进行最佳化的环境而言，DDS架构的数字化控制接口使其能够轻易的实现。
问:我要如何在FSK编码上使用DDS组件？
答:二进制的频移键控（frequency-shift keying，FSK）乃是最简单的数据编码形式之一。数据的传输乃是藉由将连续载具的频率予以位移至两组个别独立频率（因此称为二进制）中的一组频率上来达成。一组频率f1（可能较高）会被指定为标记频率（mark frequency）（binary one），而另一组频率f0则称为空间频率（space frequency）（binary zero）。图6所示的范例中，所显示的是标记 - 空间数据以及已经传输信号两者之间的关系。
这个编码架构利用DDS可以很轻易的达成。代表输出频率的DDS频率调节字符被赋予适当的值，以便在当它们以0s与1s的形式被传输时，可以产生出f0以及f1。使用者可以在进行传输之前，将两组必要的调节字符予以编程并存入组件当中。在使用AD 9834的情况下，有两组频率缓存器可供使用，这将使得FSK编码更加的易于达成。组件上有一组预留的接脚（FSELECT），可以用来接收调变信号，并且选择适当的调节字符（或是频率缓存器）。图7中的方块图所展示的是FSK编码的一种简单完成方法。
问:那么有关PSK编码技术呢?
答:相移键控(PSK)是另一种数据编码格式。在PSK中，载波频率保持固定，发送信号的相位会因传递信息而变化。
电路设计要实现PSK，最简单广为人知的就是二进制PSK(BPSK)─只要使用二个信号相位，0ｏ和180ｏ。BPSK对逻辑1输入提供0?相位编码，对逻辑0输入提供180ｏ相位偏移。每个位的状态根据前面的位状态来决定。假设波形相位没有改变，则信号状态维持相同(低或高)。假设波相位反向(180ｏ变化)，则信号状态跟着变化(从低变高，或从高变低)。
PSK编码用DDS IC可以很容易地实现。大部份这类组件有单独的输入缓存器(相位缓存器)，可用相位值来载入。这个值可直接被加进载波相位而不用改变其频率。改变此缓存器内容来调整载波相位，因此产生PSK输出信号。针对需要高速调变的应用，AD9834藉用一只专用触发输入脚位(PSELECT)来选择预先加载的相位缓存器，在两缓存器之间轮流选用，依需要来调整载波。
还有更多复杂的PSK形式是运用4或8个波形相位。这样能让二进制数据每周期变化以比可能用BPSK调变更快的速率来传送。在四相位调变(正交PSK或QPSK)，可能的相位角度为0ｏ、90ｏ、-90ｏ和180ｏ;每个相移可代表二个信号元素。AD9830、AD9831、AD9832、AD9835都提供四相位缓存器，让复杂的相位调变电路藉由将不同的相位偏置不断地更新到缓存器来实现。
问:多重DDS组件可以被同步化做为I-Q功能吗?
答:使用二个单颗DDS组件在相同主控频率操作下输出二个信号是可能的，它们的相位关系可以直接被控制。在图8中，二颗AD9834用一个参考频率加以编程，以及用相同重设脚位来更新这二颗组件。使用这样的设定方式，是有可能来做I-Q调变的。
在上电之后与转换任何数据至DDS之前，必须确定重设(reset)功能。如此做法将DDS输出设定成已知的相位，当作允许多重DDS组件同步化的相同参考点。当新的数据被同时传送到多重DDS组件，则一致的相位关系可以被保留，且它们相关的相位偏移可经由相位偏移缓存器如预期地被偏移。AD9833和 AD9834具有12位相位分辨率与0.1ｏ有效的分辨率。[欲知同步化多重DDS组件详细信息，请参见应用指南AN-605。]
示波器的抖动是由热噪声，在示波器电子电路不稳定，经由电源轨、地线甚至输出连接的外部干扰所引起。其它方面的影响还包括外部电磁场，如来自附近收发器的RF干扰，会使抖动影响到示波器的输出。甚至于简单的放大器、变频器或缓冲器都会将抖动带给信号。
因此DDS组件的输出将会增加某种数量的抖动。由于每个频率本身就有抖动程度，所以在一开始时选择低抖动的示波器甚为关键。将高频频率的频率除频，是降低抖动的一种方法。运用除频，相同数量的抖动会在较长的期间内发生，降低它的系统时间的比率。
一般来说，要降低必要的抖动信号源与避免导入额外的信号源，应该要使用稳定的参考频率，避免使用转换缓慢的信号与电路，而要使用最可行的参考频率允许增加的过取样。
免寄生动态范围(SFDR)与基本信号的最高位准和任何寄生信号(包括锯齿波(混迭)信号和频谱中调谐相关频率组件等)最高位准之间的比例有关。高质量示波器一开始设计就具有极佳的SFDR是至关重要的。
在与其它通信频道和应用共享的频谱上的应用，SFDR是很重要的规格。假设收发器的输出将寄生信号传给其它频带，它们就会破坏或干扰邻近的信号。
图10所示为具50MHz主频率的AD9834(10位DDS)典型输出图。在(a)中，它的输出频率确实为主频率频率(MCLK)的1/3。由于对频率明智的选择，因此在25MHz窗口中没有谐波频率，锯齿波(或混迭)是最小的，且杂散寄生变化表现优异，所有寄生信号至少低于信号(SFDR=80dB)80dB。较低频率设于(b)中，有更多点形成波形(但对真正干净的波形还是不够)，并提供更真实的画面;最大的寄生信号，在第二谐振频率，大约低于信号(SFDR=50dB)50dB。
问:你们有编程工作更加简单并预测出DDS效能如何的工具吗?
答:我们的在线互动设计工具就是用来选择调谐字符，给定参考频率与想要输出频率或是相位的辅助工具。当选择所需的频率，则理想的输出谐波就会在外部重建滤波器被应用到之后出现。范例如图11所示。为主要影像与谐波所需，我们也提供表格数据。
问:这些工具将如何帮助我编程DDS呢?
答:它所需要的只是你要的频率输出与系统的参考频率频率。这个设计工具将会输出编程该组件必要的完整编程序列。在图 12范例中，MCLK设为25MHz，而想要的输出频率设成10MHz。只要按下更新钮，编程DDS组件的全部编程序列就会被包含在Init Sequence缓存器中。
问:我该如何评估你们的DDS组件呢?
答:所有DDS组件都有一块评估板可供购买。它们附有专用软件，让使用者收到板子后几分钟内就能简单地测试/评估组件。每块评估板有附有技术笔记，包含电路图信息，并显示最佳建议的电路板设计与布局练习。
问:我可以在那里找到有关DDS组件更多的信息?
答:DDS 主页面位于 www.analog.com/dds
连结至设计工具可造访http://www.analog.com/Analog_Root/static/techSupport/interactiveTools/#dds
深度的DDS技术教材可造访http://www.analog.com/UploadedFiles/Tutorials/450968421DDS_Tutorials_rev12-2-99.pdf。
AN-605可至以下网址:http://www.analog.com/UploadedFiles/Application_Notes/3710928535190444148168447035AN605_0.pdf
最新的DDS选用指南可造访 http://www.analog.com/IST/SelectionTable/?selection_table_id=27。
“本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文”。