论文部分内容阅读
[摘 要]随着应用系统的发展,单一总线不能满足系统的复杂性和应用的多样性的需求,需要根据系统不同的特点构建分层的总线结构。本文介绍了基于单片机连接了不同层次的网络,扩展了系统原有设备数量和数据负载的限制,实现了多层网络的互联互通,保证了系统内设备的长时间正常稳定通信。
[关键词]1553B总线,多层总线,单片机
中图分类号:TP209 文献标识码:A 文章编号:1009-914X(2018)38-0365-01
1.引言
在大型应用系统中,设备和子系统都比以往复杂庞大,子系统也由单一总线相连演变多层总线支持系统间通信,设备之间需要更多层总线来联系实现通信。单一总线系统已不能满足系统的复杂性和应用的多样性的需求,需要根据系统不同的特点构建分层的总线结构。
2系统构成
MIL-STD-1553B是一种数字式时分制指令/响应型多路传输数据总线,由于它具有高可靠、通信质量稳定、扩充和维护简便等特点,因此在航天器电子系统中得到了非常广泛的应用[1]。在多个系统中不同的1553B总线需要通信,可以采取以下方式进行,通过单片机作为某1553B总线的RT,然后单片机充当另一1553B总线的控制器。两个总线互相独立,示意图如下图1所示:
单片机选用的是ATMEL公司的SC80C32E-30SV芯片,这款芯片是一款8位的处理器,芯片内部包含4个8位的I/O端口,3个16位的定时器/计数器,256bytes的RAM空间,6路2级中断以及64K的程序存储空间和64K的数据存储空间。
总线控制芯片采用DDC公司的Bu-65170和Bu-61580。Bu-65170具备RT和BM功能,不具备作为BC工作的功能,用于1553B总线1的RT设备;Bu-61580具备BC,RT和BM三个功能,用于需要用作BC控制功能的1553B总线2,该协议芯片包含微处理器和1553B 总线之间完备的接口,集BC、RT、BM 三种工作模式为一身,封装为70 脚的DIP,传输时使用1.41:1的变压器。BU-61580 内部集成了双收发器逻辑、编解码器、协议逻辑、内存管理和中断控制逻辑,还提供了一个4K 字(16BIT)的内部共享静态RAM和与处理器总线之间的缓冲接口,软件接口包括17个内部操作寄存器、8 个测试寄存器以及64K 字的共享存贮器地址空间。
3系统控制流程
CPU软件(以下简称“软件”)作为单片机的嵌入软件,完成控制功能。它将1553B总线1(以下简称“总线1”)的指令数据上行到1553B总线2(以下简称“总线2”)的RT端,总线2的RT端的参数下行给总线1的BC。
3.1数据下行过程
总线1的BC定时从单片机的子地址采集参数,軟件接收到采集参数的总线中断后,置采集标志位为真,然后在主函数查询到标志位为真时,软件启动总线2的RT端参数采集,按总线1的BC要求的格式进行组帧,形成参数包,并将整个数据包放到挂接在总线1的BC下的单片机对应的1553B芯片缓冲区,并将芯片指针置位到数据的首地址,等待总线1的BC采集。数据流图如下图2所示:
3.2数据上行过程
单片机通过子地址接收总线1的BC注入数据,软件接收到注入数据的总线中断后,置注入标志位为真,然后在主函数查询到标志位为真时,对注入数据进行校验,校验合格后将总线注入数据根据产品识别码将完整的注入数据转发给相关的总线2的RT端设备。数据流图下如图3所示:
4. 结束语
利用单片机作为CPU芯片控制多层总线进行数据通信,实现了多重总线的互联互通,通过多种数据总线的融合,满足了一个复杂系统内不同速率数据流传输的要求。
参考文献
[1]GJB 289A-97 数字式时分制指令/响应型多路传输数据总线.
[关键词]1553B总线,多层总线,单片机
中图分类号:TP209 文献标识码:A 文章编号:1009-914X(2018)38-0365-01
1.引言
在大型应用系统中,设备和子系统都比以往复杂庞大,子系统也由单一总线相连演变多层总线支持系统间通信,设备之间需要更多层总线来联系实现通信。单一总线系统已不能满足系统的复杂性和应用的多样性的需求,需要根据系统不同的特点构建分层的总线结构。
2系统构成
MIL-STD-1553B是一种数字式时分制指令/响应型多路传输数据总线,由于它具有高可靠、通信质量稳定、扩充和维护简便等特点,因此在航天器电子系统中得到了非常广泛的应用[1]。在多个系统中不同的1553B总线需要通信,可以采取以下方式进行,通过单片机作为某1553B总线的RT,然后单片机充当另一1553B总线的控制器。两个总线互相独立,示意图如下图1所示:
单片机选用的是ATMEL公司的SC80C32E-30SV芯片,这款芯片是一款8位的处理器,芯片内部包含4个8位的I/O端口,3个16位的定时器/计数器,256bytes的RAM空间,6路2级中断以及64K的程序存储空间和64K的数据存储空间。
总线控制芯片采用DDC公司的Bu-65170和Bu-61580。Bu-65170具备RT和BM功能,不具备作为BC工作的功能,用于1553B总线1的RT设备;Bu-61580具备BC,RT和BM三个功能,用于需要用作BC控制功能的1553B总线2,该协议芯片包含微处理器和1553B 总线之间完备的接口,集BC、RT、BM 三种工作模式为一身,封装为70 脚的DIP,传输时使用1.41:1的变压器。BU-61580 内部集成了双收发器逻辑、编解码器、协议逻辑、内存管理和中断控制逻辑,还提供了一个4K 字(16BIT)的内部共享静态RAM和与处理器总线之间的缓冲接口,软件接口包括17个内部操作寄存器、8 个测试寄存器以及64K 字的共享存贮器地址空间。
3系统控制流程
CPU软件(以下简称“软件”)作为单片机的嵌入软件,完成控制功能。它将1553B总线1(以下简称“总线1”)的指令数据上行到1553B总线2(以下简称“总线2”)的RT端,总线2的RT端的参数下行给总线1的BC。
3.1数据下行过程
总线1的BC定时从单片机的子地址采集参数,軟件接收到采集参数的总线中断后,置采集标志位为真,然后在主函数查询到标志位为真时,软件启动总线2的RT端参数采集,按总线1的BC要求的格式进行组帧,形成参数包,并将整个数据包放到挂接在总线1的BC下的单片机对应的1553B芯片缓冲区,并将芯片指针置位到数据的首地址,等待总线1的BC采集。数据流图如下图2所示:
3.2数据上行过程
单片机通过子地址接收总线1的BC注入数据,软件接收到注入数据的总线中断后,置注入标志位为真,然后在主函数查询到标志位为真时,对注入数据进行校验,校验合格后将总线注入数据根据产品识别码将完整的注入数据转发给相关的总线2的RT端设备。数据流图下如图3所示:
4. 结束语
利用单片机作为CPU芯片控制多层总线进行数据通信,实现了多重总线的互联互通,通过多种数据总线的融合,满足了一个复杂系统内不同速率数据流传输的要求。
参考文献
[1]GJB 289A-97 数字式时分制指令/响应型多路传输数据总线.