论文部分内容阅读
高速自适应滤波器的设计及其现场可编程门阵列（FPGA）实现一直是信号处理领域研究的热点。普通最小均方误差算法（LMS）自适应滤波器运行速度受到计算滤波输出和系数更新时间限制，制约了其信号处理的速度。对于平稳环境，通过对自适应滤波器系数更新方程进行前瞻和松弛近似，对LMS自适应算法进行了优化分析，得到了一种改进的LMS自适应滤波器结构。利用DSPBuilder工具建立了四阶改进结构的LMS自适应滤波器模型并进行了一系列的仿真，结合多种电子设计自动化（EDA）工具，最终在EP2C35型FPGA上得到了最高响应