论文部分内容阅读
LV/HV N-Well BCD[B] 技术（1） 能够实现低压 5 V 与高压 100～700 V（或更高）兼容的BCD 工艺.为了便于高低压 MOS 器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的 HV LDMOS 器件.改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压.采用 MOS 芯片结构设计、工艺与制造技术,得到了芯片制程结构.