论文部分内容阅读
通过HSPICE模拟和理论分析研究了FPGA互连中的阻性短路缺陷行为．结果表明，阻性短路产生了时序故障，小电阻缺陷甚至产生了布尔故障．对于大电阻缺陷，当被测通路进行v-to-v转换，且引起短路故障的另一条通路保持v值时，最好检测方式发生．另外，使用静态分析可以很容易检测到小电阻缺陷．在最好检测方式下，评估了电源电压和温度对测试结果的影响．结果表明低电压有助于改善测试，短路材料有正温度系数时，低温测试较好，反之高温测试较好．