论文部分内容阅读
在许多实时高速信号处理中,需要使用FPGA硬件对复杂数字信号处理进行硬件加速或者预处理,例如广泛应用的矩阵求逆,方差等算法中[1],这些算法的关键都在于乘累加操作（MAC）,目前的MAC操作多采用分裂式乘加器,文章设计一种高速4级流水MAC,对任意32bit数据进行高速的流水运算,在TSMC13工艺下进行综合,worst case下运行频率可超过400MHz。