论文部分内容阅读
[摘 要]建立一个与电压无关，具有确定的温度特性的直流电压即基准电压。随着带隙基准电压源的问世，基准电压源无论是在温度特性、电源电压、功耗等方面都得到了很大的进步。本文主要介绍了三种基准电压源的结构，并分析了其优缺点。
[关键词]带隙基准，晶体管，温度系数
中图分类号：TN32 文献标识码：A 文章编号：1009-914X（2013）12-0219-02
多年来，在集成系统中已经采用许多方法来实现电压基准。自Widlar发明以来，带隙基准电压源在Bipolar电路中得到了广泛运用，随着激光修调技术、温度补偿技术以及CMOS工艺飞速发展，带隙基准源得到了快速发展。在传统的MOS基准电压源中，可以获得温度系数为85×10-6左右的输出参考电压，但是该温度性能的基准电压源远不能满足目前电路设计的要求。而且由于电路中存在运算放大器，基准电压源的指标在很大程度上受到运放失调电压（Offset）、电源电压抑制比（PSRR）等的限制，要想进一步提高电路的性能需在电路结构上加以改进。
1.隐埋齐纳二极管基准电压源
早期的齐纳二极管基准电压源为减少温度漂移或温度系数（TC），通常在一只反向齐纳二极管上再串联一只正向二极管，如图1.1所示。
因为工作在雪崩状态下的齐纳二极管的击穿电压约在7V左右，具有正温度系数（约为+2mV/℃），而正向硅二极管具有负温度系数（约为-2mV/℃），二者可以相互抵消。但是由于这两个温度系数的绝对值并不相等，而且都随电流变化而变化，所以很难得到零温度系数。这种齐纳（雪崩）二极管的击穿电压发生在硅表面层，所以称为表层齐纳二极管。由于硅芯片表层与其内部相比有更多的杂质、晶格缺陷和机械应力，所以表层齐纳二极管的噪声大、长期稳定性差，而且容易受到表层氧化层中迁移电荷及外界环境的影响。为了克服上述缺点，改进制造工艺，采用隐埋齐纳二极管结构（见图1.2），使其击穿电压发生在表层的下面，从而可以避免表层的影响，使其在温度漂移、时间漂移和噪声特性等方面得到明显的改善。
图1.3所示的齐纳基准电压及其反馈放大器用于提供非常稳定的输出。用电流源偏置6.3V的齐纳二极管。齐纳电压由电阻网络R1和R2分压，此电压加到运放的非倒相输入端，并被放大到所需要的输出电压。放大器增益由电阻网络R3和R4确定，即增益G=1+R4/R3。使用6.3V齐纳二极管，因为它对于时间和温度是最稳定的齐纳二极管。
其输出方程式为：
隐埋齐纳二极管基准比带隙基准昂贵，但能提供更高的性能。典型的初始误差为 0.01～0.04%，TC为1～10ppm/℃，噪声低于10μVp-p（0.1～10Hz）。长期稳定性典型值为6～15ppm/1000小时。基于隐埋齐纳的基准经常用在12位、14位和较高分辨率的系统中。因为隐埋齐纳基准的性能可通过设计中包含非线性温度补偿网络而得到提高，在几个温度点上微调补偿网络可使其电性能在工作范围内达到最佳。
2.带隙基准电压源
隐埋齐纳二极管基准源的缺点是电源电压必须大于7V，工作电流相当高，通常为几个mA，显然这种基准源不适合于便携式和电池供电的应用场合。二极管带隙基准源是一种低温度系数、低电压的基准源。带隙基准最简单的结构是用两个晶体管，用不同的发射极面积产生正比于绝对温度的电压，如图2.1所示。VBE1和VBE2具有相反的温度系数。电压Vcc变换为电流I1和I2，I1和I2被镜象反映到输出支路，输出方程为：
式中λ是比例因子，VBE1是第一个晶体管的基极—发射极电压，VBE2是第二个晶体管的基极—发射极电压。
因为带隙基准源的价格优势，它被广泛应用于ADC/DAC转换器以及外部基准源中。通常，带隙基准用在需要最高10位精度的系统设计中。带隙基准一般具有0.5～1.0%初始误差，温度系数TC为25～50ppm/℃，输出电压噪声一般为15～30μVp-p（0.1～10Hz），长期稳定性为20～30ppm/1000小时。
3.XFET基准电压源
XFET是一种新型的基准技术，这种基准源的核心是利用JFET来设计的。从理论上讲，JFET的沟道导电载流子是多子，相对双极晶体管的基区导电载流子是少子而言，多子遇到晶格碰撞产生噪声的机会要小于少子，因而XFET基准电压源具有较低的噪声。与BJT带隙基准源类似，基于JFET的电压基准电路利用一对具有不同夹断电压的JFET，将其差分输出电压放大以产生一个稳定的负温度系数的电压（约为-120ppm/°C），然后用一个具有正温度系数的电压进行补偿，得到稳定的基准电压。两个JFET中的一个JFET在制造过程中外加了一步离子注入工艺，所以成为外加离子注入结型场效应管（eXtra implantation junction Field Effect Transistor——XFET）基准电压源。
如图3.1所示，它由两个结型场效应管组成，其中一个多加一次沟道注入来提高夹断电压。两个JFET工作在相同的漏极电流下，把夹断电压之差进行放大，用来形成电压基准。其输出方程式是：
式中ΔVP是两个JFET夹断电压之差，IPTAT是正温度系数校正电流。
XFET基准的性能水平处在带隙和齐纳基准之间，典型的初始误差为0.06%，TC为10ppm/℃，噪声为15μVp-p（0.1～10Hz），长期稳定性为0.2ppm/1000小时。
参考文献
[1] 曾健平，文剑，晏敏.低功耗CMOS带隙基准电压源的设计.宇航计测技术，2004，24（6）： 41-44.
[2] Razavi B著.陳贵灿等译.模拟CMOS集成电路设计[M].西安：西安交通大学出版社，2002（12）：8-327.
[3] 毕查德.拉扎维著.陈贵灿，程军，张瑞智等译.模拟CMOS集成电路设计.西安：西安交通大学出版社，2002：496-497.
[4] 黄晓敏，沈绪榜等.一种高精度的CMOS带隙基准源[J].电子工程师，2004，30（3）：13～15.
[5] Michael Quirk，Julian Serda 著.韩郑生等译.半导体制造技术[M].北京：电子工业出版社，2005：163.
[关键词]带隙基准，晶体管，温度系数
中图分类号：TN32 文献标识码：A 文章编号：1009-914X（2013）12-0219-02
多年来，在集成系统中已经采用许多方法来实现电压基准。自Widlar发明以来，带隙基准电压源在Bipolar电路中得到了广泛运用，随着激光修调技术、温度补偿技术以及CMOS工艺飞速发展，带隙基准源得到了快速发展。在传统的MOS基准电压源中，可以获得温度系数为85×10-6左右的输出参考电压，但是该温度性能的基准电压源远不能满足目前电路设计的要求。而且由于电路中存在运算放大器，基准电压源的指标在很大程度上受到运放失调电压（Offset）、电源电压抑制比（PSRR）等的限制，要想进一步提高电路的性能需在电路结构上加以改进。
1.隐埋齐纳二极管基准电压源
早期的齐纳二极管基准电压源为减少温度漂移或温度系数（TC），通常在一只反向齐纳二极管上再串联一只正向二极管，如图1.1所示。
因为工作在雪崩状态下的齐纳二极管的击穿电压约在7V左右，具有正温度系数（约为+2mV/℃），而正向硅二极管具有负温度系数（约为-2mV/℃），二者可以相互抵消。但是由于这两个温度系数的绝对值并不相等，而且都随电流变化而变化，所以很难得到零温度系数。这种齐纳（雪崩）二极管的击穿电压发生在硅表面层，所以称为表层齐纳二极管。由于硅芯片表层与其内部相比有更多的杂质、晶格缺陷和机械应力，所以表层齐纳二极管的噪声大、长期稳定性差，而且容易受到表层氧化层中迁移电荷及外界环境的影响。为了克服上述缺点，改进制造工艺，采用隐埋齐纳二极管结构（见图1.2），使其击穿电压发生在表层的下面，从而可以避免表层的影响，使其在温度漂移、时间漂移和噪声特性等方面得到明显的改善。
图1.3所示的齐纳基准电压及其反馈放大器用于提供非常稳定的输出。用电流源偏置6.3V的齐纳二极管。齐纳电压由电阻网络R1和R2分压，此电压加到运放的非倒相输入端，并被放大到所需要的输出电压。放大器增益由电阻网络R3和R4确定，即增益G=1+R4/R3。使用6.3V齐纳二极管，因为它对于时间和温度是最稳定的齐纳二极管。
其输出方程式为：
隐埋齐纳二极管基准比带隙基准昂贵，但能提供更高的性能。典型的初始误差为 0.01～0.04%，TC为1～10ppm/℃，噪声低于10μVp-p（0.1～10Hz）。长期稳定性典型值为6～15ppm/1000小时。基于隐埋齐纳的基准经常用在12位、14位和较高分辨率的系统中。因为隐埋齐纳基准的性能可通过设计中包含非线性温度补偿网络而得到提高，在几个温度点上微调补偿网络可使其电性能在工作范围内达到最佳。
2.带隙基准电压源
隐埋齐纳二极管基准源的缺点是电源电压必须大于7V，工作电流相当高，通常为几个mA，显然这种基准源不适合于便携式和电池供电的应用场合。二极管带隙基准源是一种低温度系数、低电压的基准源。带隙基准最简单的结构是用两个晶体管，用不同的发射极面积产生正比于绝对温度的电压，如图2.1所示。VBE1和VBE2具有相反的温度系数。电压Vcc变换为电流I1和I2，I1和I2被镜象反映到输出支路，输出方程为：
式中λ是比例因子，VBE1是第一个晶体管的基极—发射极电压，VBE2是第二个晶体管的基极—发射极电压。
因为带隙基准源的价格优势，它被广泛应用于ADC/DAC转换器以及外部基准源中。通常，带隙基准用在需要最高10位精度的系统设计中。带隙基准一般具有0.5～1.0%初始误差，温度系数TC为25～50ppm/℃，输出电压噪声一般为15～30μVp-p（0.1～10Hz），长期稳定性为20～30ppm/1000小时。
3.XFET基准电压源
XFET是一种新型的基准技术，这种基准源的核心是利用JFET来设计的。从理论上讲，JFET的沟道导电载流子是多子，相对双极晶体管的基区导电载流子是少子而言，多子遇到晶格碰撞产生噪声的机会要小于少子，因而XFET基准电压源具有较低的噪声。与BJT带隙基准源类似，基于JFET的电压基准电路利用一对具有不同夹断电压的JFET，将其差分输出电压放大以产生一个稳定的负温度系数的电压（约为-120ppm/°C），然后用一个具有正温度系数的电压进行补偿，得到稳定的基准电压。两个JFET中的一个JFET在制造过程中外加了一步离子注入工艺，所以成为外加离子注入结型场效应管（eXtra implantation junction Field Effect Transistor——XFET）基准电压源。
如图3.1所示，它由两个结型场效应管组成，其中一个多加一次沟道注入来提高夹断电压。两个JFET工作在相同的漏极电流下，把夹断电压之差进行放大，用来形成电压基准。其输出方程式是：
式中ΔVP是两个JFET夹断电压之差，IPTAT是正温度系数校正电流。
XFET基准的性能水平处在带隙和齐纳基准之间，典型的初始误差为0.06%，TC为10ppm/℃，噪声为15μVp-p（0.1～10Hz），长期稳定性为0.2ppm/1000小时。
参考文献
[1] 曾健平，文剑，晏敏.低功耗CMOS带隙基准电压源的设计.宇航计测技术，2004，24（6）： 41-44.
[2] Razavi B著.陳贵灿等译.模拟CMOS集成电路设计[M].西安：西安交通大学出版社，2002（12）：8-327.
[3] 毕查德.拉扎维著.陈贵灿，程军，张瑞智等译.模拟CMOS集成电路设计.西安：西安交通大学出版社，2002：496-497.
[4] 黄晓敏，沈绪榜等.一种高精度的CMOS带隙基准源[J].电子工程师，2004，30（3）：13～15.
[5] Michael Quirk，Julian Serda 著.韩郑生等译.半导体制造技术[M].北京：电子工业出版社，2005：163.