论文部分内容阅读
设计了一种应用于隧道磁阻(TMR)磁强计中的12位逐次逼近型模数转换器(SAR ADC)。其中,DAC电路采用改进式的分段电容阵列,减小面积的同时保证采样精度不受分段耦合电容的影响,采用优化时序以消除外接共模电平的需要并减弱采样过程中MOS开关非理想效应的影响,额外添加失调存储技术以消除电路中的直流失调电压。基于0.35um BCD低压工艺对该结构进行电路设计,利用Cadence Spectre进行指标仿真。仿真结果表明,该SAR ADC对带宽500KHz的模拟正弦信号转换信噪比(SNR)达到67.86d