4∶2压缩器相关论文
本文描述了一种32×32位快速并行结构乘法器,介绍了基于修正布斯编码算法的部分积产生电路,并对部分积的符号扩展进行了简化。给出......
讨论了32位浮点乘法器的设计，算法采取了二阶Booth算法；部分积产生阵列采用了由反极性CSA加法器组成的IA与wallace树折衷方法；最后给......
提出一种新颖的部分冗余向量基-8布斯编码乘加器,快速地处理了部分积中的正负三倍被乘数项,并以亚字并行的方式支持单指令多数据流......
